[发明专利]wishbone体系结构中读数据的方法

说明书

技术领域

本发明涉及用于片上系统互连的Wishbone体系结构，特别是wishbone体系结构中读数据的方法。

背景技术

Wishbone是Silicore公司推出的用于片上系统(SOC)系统互连的体系结构，由于它硬件结构简单、互连吞吐高效和公开免费的特点，所以被广泛的用于片上互连系统中。

Wishbone体系结构中定义了四种模块：主设备、从设备、连接模块和系统模块。其中系统模块产生整个Wishbone系统的时钟和复位信号，连接模块负责连接主设备和从设备，而主要的数据交换发生在主设备和从设备模块之间。Wishbone主设备是Wishbone接口上操作的发起方，它可以主动发出命令、提供写数据和接收读数据；Wishbone从设备是操作的接收方，它接收命令、写数据和返回读数据。

Wishbone体系结构规范定义了主设备和从设备的信号名称及其含义。除了必要的控制信号和地址数据信号外，在可选信号中，TAGN_O和TAGN_I是标志位，用户可以自定义，用来在Wishbone规定的必需信号之外的提供额外的操作信息。其中N是区分标志位的号码，因为有时候需要使用多个标志位。

在普通的Wishbone体系结构实现时，Wishbone模块都是完成其他接口到Wishbone的转换，例如Wishbone接口的PCI(Peripheral ComponentInterconect，外设部件互连标准)控制器、Wishbone接口的USB(UniversalSerial Bus，通用串行总线)控制器等。在背景技术的描述中，以Wishbone接口的PCI控制器作为例子来说明。当主设备向从设备发起一个Wishbone读操作，从设备模块先要从PCI接口读回数据，然后返回给主设备。一般情况下，从设备不知道主设备需要多少数据，而且从设备只有等到它从PCI接口取得的所有的读数据都返回以后才知道主设备是否需要新的数据，所以很可能出现以下两种浪费效率的情况：1)从设备从PCI接口读回的数据比主设备需要的少，这时从设备必须在PCI接口上再次发起读操作，等PCI接口返回数据之后再将此数据返回给主设备，主设备的一次读操作变成了PCI另一个接口上完全串行化的多个读操作，PCI可能被空闲，带宽没有充分利用，而从设备返回数据给主设备的延时也是最差；2)从设备读回的数据比主设备需要的多，那么从设备的PCI接口上的带宽被浪费了，如果另外一个接口是共享总线结构，这种浪费将影响共享总线上所有设备的性能。

发明内容

针对上述缺陷，本发明提供的Wishbone体系结构中读数据的方法，通过标志为TAGN_O设定所需读数据的长度，使Wishbone从设备在接收读命令时就知道主设备需要多少读数据，从设备可以根据主设备需要的读数据调整自己访问另外一个接口的行为，避免在背景技术中提到的对带宽的浪费和延时的增加。

本发明提供的一种Wishbone体系结构中读数据的方法，其特征在于，

包括如下步骤：

主设备向从设备发出读命令，所述读命令的标志位TAGN_O用于指示所需读数据的长度；

主设备的TAGN_O连到从设备的TAGN_I；

从设备从数据接口读回所述长度的数据；

从设备将所述读回数据返回给主设备。

与现有技术相比，本发明提供的Wishbone体系结构中读数据的方法，通过标志为TAGN_O设定所需读数据的长度，使Wishbone从设备在接收读命令时就知道主设备需要多少读数据，从设备可以根据主设备需要的读数据调整自己访问另外一个接口的行为，避免在背景技术中提到的对带宽的浪费和延时的增加。

附图说明

图1是发明实施例龙芯2E北桥的整体结构示意图；

图2是Wishbone接口的PCI桥模块；

图3是Wishbone接口的龙芯2E处理器接口模块；

图4是PCI DMA(Direct Memory Access，直接内存访问)读操作的延时对比示意图。

具体实施方式

以下为本发明提供的实施例。

图1是实施例龙芯2E北桥的总体示意图。实施例的主要接口包括龙芯2E处理器接口和PCI接口。相应的主要模块包括CPU接口模块和PCI桥模块。CPU接口模块和PCI桥模块通过Wishbone协议连接。龙芯2E处理器接口可以支持8个Outstanding的请求，即主要未完成的操作少于8个，就可以继续发出下一个请求。