[发明专利]一种高速可配置扩展SPI总线及其工作方法

权利要求书

1.一种高速可配置扩展SPI总线，它有至少一个主模块及至少一个从模块，以及SPI总线中的SCLK时钟输出信号线、MOSI数据线、MISO数据线、SS选通信号线以及配置信号线SCFG，其特征是：所述主模块内设有可变长总线发送/接收器FPGA/CPLD，从模块内设有总线接收/发送器FPGA/CPLD，它们共同组成总线配置收发器；主模块可变长总线发送/接收器FPGA/CPLD通过串行级联配置信号线SCFG与其中一个从模块的总线接收/发送器FPGA/CPLD连接，该从模块总线接收/发送器FPGA/CPLD则通过配置信号线SCFG与其它从模块总线接收/发送器FPGA/CPLD相互串联，通过通信协议和可编程逻辑设计进行数据报文的可变长度传输和从模块的柔性在线配置；同时主模块的SPI总线还通过屏蔽双绞线与其他从模块连接，并对SPI总线信号进行差分处理，实现数据包的高速长距离的一主多从通讯。

2.根据权利要求1所述的高速可配置扩展SPI总线，其特征是：所述可变长总线发送/接收器FPGA/CPLD包括报文长度寄存器、发送计数器，发送计数器接收发送使能信号和计数时钟信号，报文长度寄存器、发送计数器输出端接比较器，比较器输出端接SCLK时钟输出信号线，计数时钟信号还分两路，一路接SCLK时钟输出信号线，另一路接串行发送器输入端，其输出端接MOSI数据线。

3.根据权利要求1所述的高速可配置扩展SPI总线，其特征是：所述总线接收/发送器FPGA/CPLD包括控制信息接收器和数据信息接收器；主板和每个子板各有至少一个控制信息接收器和一个数据信息接收器。

4.一种权利要求1所述高速可配置扩展SPI总线的工作方法，其特征是：它的方法为，

1)系统上电自检；

2)主模块对从模块的自动识别和配置，以实现一主多从模式的传输，过程为：主模块通过通信协议发出的配置信号高电平使与之连接的第一从模块接收器的CFG_EN信号置高，该从模块进行配置，接收主模块配置数据包并返回自己的信息；第一从模块配置结束后，禁止自身配置模块工作，同时将CFG_OE信号置高，此时与之串联的下一从模块中的CFG_EN被置高，该从模块的配置操作被触发，依次触发下去；直至最后无配置信息返回时，配置结束，从而实现软件在线配置，以满足不同长度的数据包传输及子模块的在线扩展和配置；

3)进入正常操作模式；总线地址分广播地址和普通地址，若为广播地址，所有子模块同步接收到主模块命令；若为普通地址，子模块只接收与自身地址匹配的数据包，在接收的同时将相应数据发送至主模块；配合报文协议，实现位置控制，I/O控制及设置的其它功能。

5.根据权利要求4所述的高速可配置扩展SPI总线的工作方法，其特征是：所述步骤2)中通信协议包括主至从通信报文M2S和从至主通信报文S2M；它们又各由配置报文：C报文和数据报文：D报文组成，由报文的最高位MSB标识。

6.根据权利要求5所述的高速可配置扩展SPI总线的工作方法，其特征是：所述主至从通信报文M2S的配置报文C即M2S C报文格式为：标记为标识位C/D，若标记为1为命令报文，0位数据报文；4bits的主模块地址位BA、3bits的后面紧跟的报文数据长度DL；数据信息DATA，其长度由数据报文长度DL确定；校验位VR；

从至主通信数据报文S2M的配置报文C即S2M C报文格式为，子板相关描述信息DATA；校验位VR；

主至从通信数据报文M2S的数据报文D即M2S D报文格式为，标识位C/D，若标记为1则为命令报文，0为数据报文；4bits的报文传送地址BS；4bits的板内子模块地址MS；数据生效控制位DC；数据信息位DATA，其长度由配置时的DL确定；校验位VR；

从至主通信数据报文S2M的数据报文D即S2M D报文格式为，标识位C/D，若标记为1则为命令报文，0为数据报文；数据类型位DC，0表示数据为即时数据，1表示缓冲区中锁存的同步数据；数据信息DATA，长度由配置时的DL确定；校验位VR。