[发明专利]早期HSS RX数据采样的方法和电路

权利要求书

1.一种以并行格式读取来自串行数据源的数据的方法，该方法包括这些步骤：

a.通过放置多个预定的数据单元到并行总线上及当在并行总线上该多个预定单元的每一个为有效时发出解串时钟，对来自串行数据源的数据进行解串；

b.在发出每一个解串时钟后的预定的时间量之后，产生延迟的时钟脉冲；和

c.重复每一个延迟的脉冲以产生对应于每一个延迟的脉冲的终点重复时钟脉冲，

其中预定的时间量是这样的时间量，该时间量保证当发出每一个终点重复时钟脉冲时并行总线上的每一个预定的数据单元是有效的。

2.如权利要求1所述的方法，还包括当发出至少一个终点重复时钟脉冲时读取至少一个预定的数据单元的步骤。

3.如权利要求1所述的方法，其中预定的时间量在解串时钟的0个周期和1个周期之间。

4.如权利要求1所述的方法，预定的时间量具有这样的周期，使得每一个终点重复时钟脉冲在时间上与相应的下一个解串时钟的发出对齐。

5.一种访问来自使用时钟树的系统中的数据源的数据的方法，该方法包括这些步骤：

a.周期性地产生读取脉冲；

b.重复该读取脉冲以产生多个周期的终点重复时钟脉冲；和

c.在重复步骤前延迟该读取脉冲，以使每一个终点重复时钟脉冲以预定的时间量从相应的读取脉冲延迟。

6.如权利要求5所述的方法，其中预定的时间量在0个读取脉冲周期和1个读取脉冲周期之间。

7.一种数据通信电路，用于在响应串行数据流并将数据放置于并行总线上的解串器与使用并行总线的数据通信中的装置之间进行的通信，该电路包括：

a.每一次并行总线上的数据为有效时周期性地发出时钟读取脉冲的解串时钟；

b.从解串时钟接收时钟读取脉冲和周期性地发出相应的延迟时钟脉冲的延迟单元，该延迟的时钟脉冲以预定的周期从时钟读取脉冲延迟；和

c.重复延迟的时钟脉冲，从而周期性地发出多个终点重复时钟脉冲的时钟树，其中每一个终点重复时钟脉冲具有同步的前沿，选择预定的时间量以使得当并行总线上的数据为有效时发出每一个终点重复时钟信号，从而使得该装置可以读取来自并行总线的数据。

8.如权利要求7所述的数据通信电路，其中预定的时间量在解串时钟的0个周期和解串时钟的1个周期之间。

9.如权利要求7所述的数据通信电路，其中预定的时间量这样选择，每一个终点重复时钟脉冲在时间上与相应的时钟读取脉冲的下一个周期对齐。

10.如权利要求7所述的数据通信电路，其中时钟树包括至少一个时钟信号重复器。

11.如权利要求7所述的数据通信电路，其中时钟树具有和时钟读取脉冲的发出与相应的终点重复时钟脉冲的发出之间的时间量相等的树延迟，并且其中预定的时间量等于解串时钟的一个周期减去树延迟。