[发明专利]误码测试装置

权利要求书

1.一种误码测试装置，其特征在于，采用可编程逻辑器件实现，包括：

处理器接口模块，用于与外部处理器进行连接；

时钟生成模块，用于根据所述处理器接口模块的指令提供运行时钟，并将运行时钟提供给误码处理模块；以及

所述误码处理模块，用于对待测系统或设备进行误码分析，并将分析结果上报给所述外部处理器。

2.根据权利要求1所述的误码测试装置，其特征在于，所述处理器接口模块包括：寄存器，用于保存所述时钟生成模块和/或所述误码处理模块的工作状态。

3.根据权利要求1或2所述的误码测试装置，其特征在于，所述时钟生成模块通过以下至少一种方式提供运行时钟：采用本地时钟，以及采用外部时钟。

4.根据权利要求3所述的误码测试装置，其特征在于，所述误码处理模块包括：

发送图案产生模块，用于生成用户需要的发送图案，并将所述发送图案发送至误码插入模块；

所述误码插入模块，用于进行周期性误码插入或在所述外部处理器的控制下进行单误码插入，并将进行误码插入后的码流发送至发送接口模块；

所述发送接口模块，用于对信号进行单双路转换和速率调整，并将处理后的信号发送出去；

接收接口模块，用于处理从外部接收的码流和/或告警信号，并将所述码流和/或告警信号通过本地环回模块发送到同步监测模块和告警检测模块；

所述同步监测模块，用于识别所述接收码流的图案、进行序列同步并进行误码比较，连接至位计数模块和误码位计数模块；

所述位计数模块，用于对输入码流进行比特位计数；

所述误码位计数模块，用于对输入码流进行误码位计数；

误码统计模块，连接至所述位计数模块和所述误码位计数模块以及告警检测模块，用于根据所述比特位计数和所述误码位计数、所述告警监测结果统计误码数和误码率；

误码分析模块，连接至所述误码统计模块，用于根据所述误码统计模块的统计进行误码分析，并将分析结果上报给所述外部处理器。

5.根据权利要求4所述的误码测试装置，其特征在于，所述码源生成模块通过以下至少一种方式生成发送图案：根据ITU-T建议生成伪随机码图案；根据用户需要增加一个或多个固定码；以及直接输出用户定义的图案。

6.一种采用权利要求1至5中任一项所述的误码测试装置的误码测试系统，其特征在于包括：

物理接口电路，连接至所述误码测试装置，使所述误码测试装置与待测系统或设备进行通信；

所述误码测试装置，用于对所述待测系统或设备进行误码测试，并将测试结果上报至处理器系统；

所述处理器系统，用于对所述误码测试装置进行控制以进行误码测试，并接收来自所述误码测试装置的测试结果。

7.根据权利要求6所述的误码测试装置，其特征在于，所述误码测试装置可以与不同速率的物理接口电路进行连接。

8.根据权利要求6所述的误码测试装置，其特征在于，所述误码测试系统还包括以下至少一种：键盘控制器、液晶显示器、告警指示器、实时时钟模块、以及通信接口模块。