[发明专利]多级单元非易失性存储器装置中的单级单元编程

说明书

技术领域

本发明通常涉及存储器装置，且特定而言，本发明涉及非易失性存储器装置。

背景技术

通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路。存 在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、 动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪 存储器。

快闪存储器装置已发展成为用于广泛的电子应用的非易失性存储器的普遍来 源。快闪存储器装置通常使用允许高存储器密度、高可靠性和低功率消耗的单晶 体管存储器单元。快闪存储器的一般用途包含个人计算机、个人数字助理(PDA)、 数码相机和蜂窝式电话。例如基本输入/输出系统(BIOS)的程序代码和系统数 据通常存储在快闪存储器装置中以供在个人计算机系统中使用。

随着电子系统的性能和复杂度的增加，在系统中对额外存储器的需要也增加。 然而，为了继续减少系统的成本，部件计数必须保持为最小。此可通过增加集成 电路的存储器密度来实现。

可通过使用多级单元(MLC)来增加存储器密度。MLC存储器可在不添加额 外单元和/或增加电路小片大小的情况下增加集成电路中存储的数据量。MLC方 法在每一存储器单元中存储两个或两个以上的数据位。

MLC需要严密控制阈值电压以每单元使用多个阈值电平。间隔紧密的非易失 性存储器单元且(特定而言)MLC的一个问题是导致单元之间的干扰的浮动栅 极与浮动栅极的电容性耦合。在编程一个单元时，所述干扰可使邻近单元的阈值 电压移位。此称为程序干扰条件，其影响不需要编程的单元。

MLC存储器装置还具有比单级单元(SLC)存储器装置更低的可靠性，此部 分地是因为需要间隔更紧密阈值电压的状态数量的增加。用于存储照片的存储器 装置中的坏位比存储代码的存储器装置中的坏位可更容易容忍。照片中的坏位可 能仅在数百万像素中产生一个坏像素，而代码或其它数据中的坏位可意味着影响 整个程序的操作的已破坏指令。

由于激烈的竞争和消费者对电子装置中更长电池寿命的需要，因此制造商必 须不断地寻找在维持可靠性的同时减少装置中组件数量的方法。出于上文陈述的 原因，且出于下文陈述的所属领域的技术人员在阅读和理解本说明书之后将明了 的其它原因，此项技术中需要一种具有高密度与高可靠性的存储器装置。

发明内容

本发明解决了快闪存储器的上文提到的问题和其它问题，且通过阅读和学习以 下说明书将理解所述问题。

本发明包括一种用于以单级单元模式编程多级、非易失性存储器装置的方法。 所述存储器装置具有组织成多个存储器块的多个存储器单元。每一存储器块具有 由位线列和字线行组成的存储器单元阵列。

所述方法包含将所需数据写入到待编程单元的最低有效位或最高有效位中的 一者。第二编程操作将加强数据编程到所述单元的剩余位。所述加强数据将所述 单元的阈值电平调节到所述所需数据需要的电压。

本发明的其它实施例包含不同范围的方法和设备。

附图说明

图1显示本发明的NAND快闪存储器阵列的一个实施例的简化图。

图2显示多级单元存储器阵列的阈值电压分布的一个实施例的示意图。

图3显示根据本发明编程方法的经简化存储器阵列的一个实施例的示意图。

图4显示用于多级单元存储器装置的单级单元编程的本发明方法的一个实施 例的流程图。

图5显示用于在存储器系统中实施本发明单级单元编程方法的方法的一个实 施例的流程图。

图6显示本发明的存储器系统的一个实施例的框图。

图7显示本发明的存储器模块的一个实施例的框图。

图8显示用于编程/读取非易失性存储器集成电路的本发明软件模块的一个 实施例的框图。

具体实施方式

在本发明的以下详细说明中，参考附图，附图形成本发明的一部分且其中通过 说明的方式显示可实践本发明的特定实施例。图式中，若干视图中所有相同编号 描述大致类似的组件。充分详细地描述这些实施例以使所属领域的技术人员能够 实践本发明。在不脱离本发明范围的情况下，可利用其它实施例且可作出结构、 逻辑和电方面的改变。因此，不应在限制意义上考虑以下详细说明，且本发明的 范围仅由随附权利要求书及其等效物界定。