[发明专利]使用状态机增强I2C从/主接口

说明书

技术领域

本发明总体上涉及通信装置和方法，并且更特别地，涉及使用状态机来增强I2C总线上的从/主接口的方法和设备。

背景技术

由Philips公司所开发的内部集成电路(I2C)总线允许集成电路经由简单的双向两线总线(加上电源和地)相互直接通信。装置连接至该总线上的两条线中的每一条，一条线是用于数据通信的串行数据线(SDA)，而另一条线是用于装置间的数据通信的控制和同步的串行时钟线(SCL)。各装置并联连接至另一个装置，并且每一条总线线路(SDA和SCL)用作该总线上的所有线的线与(wired-AND)。各装置的输出被配置为集电极开路(open-collector)/漏极开路(open-drain)装置，并且，当总线处于静态时，一个或多个上拉电阻在总线上保持′软′高逻辑值。当装置要求访问总线时，该装置经由集电极开路/漏极开路装置将总线拉至逻辑低值，其中，该集电极开路/漏极开路装置被置于与地电位传导的状态下。

连接至I2C总线的各装置可以通过地址而识别，且可作为发射器或接收器或者两者。使用主-从通信协议来实现数据传送。主装置启动数据传送并产生允许该传送的时钟信号；被寻址到的装置被认作是这个传送的从装置。可以由主装置启动数据传送，或者是向从装置发送数据(此处称之为写入)，或者是向该从装置请求数据(此处称之为读取)。例如，诸如显示屏之类的输出装置典型地不能启动数据传送，并且因此将被配置为只能作为装置。另一方面，视情况所需，微处理器典型地将被配置作为主装置或从装置。

在静态中，SDA和SCL总线线路两者都处于高逻辑状态(此处称之为高或逻辑状态1)。当SCL线为高时，通过断定SDA线上的至低逻辑状态(此处称之为低或逻辑状态0)的转换，主装置启动数据传送；这被定义为“开始”条件。其后，主装置切换SCL线，以控制数据传送的同步；当SCL时钟为低时，在SDA线上出现数据值改变，并且，只有当SCL时钟为高时，SDA线的状态才被视为有效。

可以断定多个“开始”，以在同一个传送会话中实现一连串的数据传送。通常，各个数据传送需要来自数据传送的被寻址接受方的确认。为了终止该数据传送，当SCL时钟为高时，主机断定SDA线上的由低到高的转换；这被定义为“停止”条件。其后，如上，通过断定SDA线上的由高到低的转换，任何装置都可以如主装置那样掌握总线的控制。注意，为便于引用，术语断定在此被用于实现或试图实现特定的逻辑状态。在转换至高逻辑状态的例子中，典型地，这通过由断定装置将总线从强制下拉状态中释放出来而得以提供。这个高逻辑状态的断定允许总线上的上述上拉装置使该总线进入高逻辑状态，除非另一个装置也强制下拉状态。

I2C数据传送的通用格式包括形成I2C总线的SDA线和SCL线上的信号。当SCL线为高时，“开始”条件对应于在SCL信号为高的同时SDA线上的信号由高到低的转换；在该“开始”之后，主机传送地址，即7位，后面是读取/写入-非指示符。在传送数据传送(R/W-)的地址和方向之后，主机释放SDA线，允许它升至高逻辑电平。如果从装置识别出它的地址，则该从装置通过将总线拉低来传送确认信号(ACK)。因此，当主机释放SDA线时没有低信号，则表示否定确认(NAK)。如果经由SDA处的低来确认了地址，则发送装置传送数据。如果数据传送的方向相对于主机为″读取″，则从装置为发送装置；如果数据传送的方向相对于主机为″写入″，则主装置为发送装置。发送装置释放SDA线的控制，而接受装置通过断定SDA线上的低逻辑值来确认数据的接收。如果数据被确认，则发射器发送附加的数据。这个过程继续，直到数据全部通信完毕，或直到发送数据项被否定确认。随后，主装置可以重新断定开始信号，并重复上面的过程，或者，可以断定停止信号(P)，以终止这个数据传送会话。