[发明专利]用于半导体器件的边缘末端

说明书

技术领域

本发明涉及一种用于半导体器件的边缘末端(edge termination)结构。

背景技术

边缘末端是高电压器件中的一种特别要求，以避免器件边缘的电压击穿。当峰值场达到所谓的临界场约3×10⁵Vcm^-1时发生击穿。

在理想的(虚构的)无限宽的垂直结构中，击穿将在称为1D击穿电压的某个击穿电压处发生，因为其省略了边缘处的2D和/或3D效果。在实际器件中，击穿电压将比1D击穿电压低。

作为示例，考虑图1的高压pn二极管，在n-型衬底4中具有p+型区域2。当施加电压时，电力线将聚集于角落区域8。因为场在区域8中较大，当电压上升时，击穿将首先发生在该区域中。

表面电荷可以改变场分布，提高场聚集，导致在较低的不可复制电压处的击穿。

图2示出了用于减小该问题的一种方法，使用在使用时将采取中间电势的结周围的浮置(floating)p-型区域10。耗尽层和电力线不再遵循p型区域2和n型衬底4之间的结周围的曲率，减小了角落区域8中的场聚集和电压击穿。

另一种方法使用如图3所示的场板(field plate)12和绝缘层14，其中场板12在与p+型区域2相邻的n-型衬底的区域上延伸，通过绝缘层14与其绝缘。

1995年在美国波士顿由PWS出版社出版的Baliga的教科书“PowerSemiconductor Devices”描述了(该教科书的图3.27)场环和场板的组合，场板从场环向外延伸以防止器件顶面上的电荷改变表面电势。

在转让给Philips的US 6,724,021中描述了一种更复杂的方案，使用功率金属氧化物半导体场效应晶体管(MOSFET)周围的表面上的电阻层。与边缘相距不同距离的多个电阻路径将电阻层与下面的衬底连接，产生电势分配器，所述电势分配器使场平滑并且因此减小了对于场轮廓变化的敏感性。

在转让给Siemens的US 6,376,890中提供了一种不同的边缘末端，所述末端包括半导体表面处的多个浮置区域、表面上的绝缘层以及在与浮置区域相连的绝缘层中绝缘的场板。

边缘末端在减小的表面场(RESURF)器件中特别重要。在这种器件中，与具有传统漂移区的器件相比，当器件处于截止状态时将漂移区耗尽，以提高器件承受的最大电压，但是具有类似的电流携带能力。例如，这可以通过使用由交替的p-型层和n-型层组成的漂移区来实现，使得结的耗尽区延伸通过漂移区。

因为器件本身能够抵抗高电压，边缘末端也必需承受高电压。实际上，RESURF器件可以典型地承受是相应的非RESURF器件的1D击穿电压几倍高的电压，并且这提出了关于边缘末端的主要问题。

为了实现，边缘末端结构典型地需要至少是所述结构的深度的两倍宽，以允许电压在足够大的区域上下降。因此，尽管当与传统器件相比时将要求更多数量的浮置区域，与图2中所示类似的浮置区域方式是合适的。

然而，在这些方法中存在以下问题：因为当靠近较低和较高电压区域时，边缘末端经历未知环境条件的组合，表面电荷的可变效果可能在这些器件中是显著的。这引入了可能会影响边缘末端的可变电势分布。

为了补偿该可变性，需要将边缘末端结构保守地设计为比考虑到可能的不利条件所需的结构更大。

发明内容

根据本发明，提出了一种具有边缘末端结构的半导体器件，包括：

半导体本体，具有相对的第一和第二主表面；

半导体本体的有源区域，限定了至少一种半导体部件；

有源区域外部的边缘末端区域，其中所述边缘末端区域包括：

半导体本体中的多个浮置场区域；

浮置场区域上的第一主表面上的绝缘层；以及

至少一个场板，在连接点处穿过绝缘层与边缘末端区域中的第一主表面相连，并且从所述连接点向内向多个浮置场区域上的有源区域延伸。

通过将场板从连接点在多个浮置区域上向内延伸，所使用的场板取与连接点处的电压类似的电压，所述电压与内部场区域或场板下面区域的电压明显不同。该电压能够显著地减小氧化效果和边缘末端结构上的表面电荷。同样，在几个浮置区域上延伸的多个场板的使用允许使用更大的场板来辅助制造。

在实施例中，浮置场区域是第一主表面处的第一导电类型的半导体区域。

与第一导电类型相反的第二导电类型的半导体本体的下部区域可以位于浮置场区域下面，下部区域可以通过比下部区域和浮置场区域更低掺杂的间隔区域与浮置场区域隔离。