[发明专利]用于控制PCM单元中“首先熔化”区的方法及其获得的器件

说明书

技术领域

本发明涉及一种相变存储器单元。

背景技术

如在Martijn H.R.Lankhorst、Bas W.S.M.M.Ketelaars和R.A.M.Wolters在Nature Materials的文章“Low-cost and nanoscalenon-volatile memory concept for future silicon chips”(2005年3月13日在线出版)以及P.Haring Bolivar、F.Merget、D.-H.Kim、B.Hadam和H.kurz在EPCOS-2004会议中的文章“Lateral design for phasechange random access memory cells with low-current consumption”(参见www.epcos.org/pdf_2004/19paper_haringbolivar.pdf)中所述，将标准相变存储器(PCM)侧向/线条型单元设计为具有沙漏图案结构形式的几何限制。如图1所示，电流I将在由Al组成的外部触点或电极与WTi/TiN叠层之间流过，通过在相变材料中形成的中央部分。存储器单元的这种形状导致电流密度的局部增加，从而导致由焦耳效应导致的增加的热产生。在器件操作期间，具有最高电路密度的限制区域将首先熔化。

通过减小图1所示的宽度W来代替减小中央部分的截面面积，如在Haring Bolivar的文章中所公开的，可以通过使用PCM层的局部变薄、从而局部减小相变材料的厚度而获得沿垂直方向的限制。

问题在于随着尺寸的减小，用于几何地限制首先熔化区域的方法倾向于工艺变化。图1的沙漏形状的几何控制变得更加困难。图2示出了由于光刻处理产生导致的倒角效应，引起已处理的存储器单元的尺寸与所设计单元的尺寸相背离。实线限定了所设计的单元，而虚线与光刻构图之后的单元周长相对应。几何变化及其上的扩展导致单元特征的较大变化。通过在Haring Bolivar文章中所述的刻蚀来减小相变膜厚度的方法也不是很好控制的工艺，并且将增加变化。

需要更加可控的方法来形成具有有限尺寸的良好限制区域(“热点”)的相变存储单元，导致在操作期间该热点的电流密度的局部增加。

发明内容

根据本发明的第一方面，提出了一种相变材料存储器单元，包括至少一个已构图的相变材料层，其特征在于该已构图的层包括具有不同电阻率的至少两个区域。如果相变材料的电阻率在具有有限尺寸的良好限制区域中(“热点”)比该区域外部的高，那么对于电极之间给定的电流，与其中电阻率较低的相变材料区域相比，在该区域内部将有利地产生更多焦耳热。

至少一个已构图层可以由两个外部区域之间的中心区域组成，并且其中该中心区域的电阻率比两个外部区域的电阻率高。

根据本发明的第二方面，提出了一种用于制造包括至少一个已构图相变材料层的存储器单元的方法，其特征在于该已构图层包括具有不同电阻率的至少两个区域，所述方法包括：

形成具有第一电阻率的已构图相变材料层；以及

在该已构图层内部的至少两个区域之间产生电阻率差。

附图说明

现在只作为示例并且参考附图描述本发明的实施例，其中：

图1A示出了具有在硅衬底上处理的TiN触点和A1接合焊盘的PCM线条单元的示例类型的示意性剖面图和扫描电镜图；

图1B示出了PCM线条单元的示例类型的示意性剖面图和平面图；

图2示出了PCM单元的示意性平面图部分；

图3示出了根据本发明的一个实施例在制造期间PCM单元的示意性平面图部分；

图4是GST膜的电阻率作为氮浓度的函数的曲线；

图5示出了根据本发明另一个实施例在制造期间PCM单元的示意性平面图部分。

具体实施方式

根据本发明的工艺实现如下。首先通过沉积相变材料层(PCM)并且随后对该层进行构图来制作几何长线条单元(图3)。可以将该层按照与图1所示结构类似的沙漏形状进行构图。替换地，可以将诸如TiW层之类的硬掩模用于对该层进行构图。这种硬掩模形成于PCM层上并且对其构图。接着，将已构图的硬掩模用于对下面的第一PCM层构图。如图3所示，根据工艺的观点，用于对PCM层构图的第一掩模的宽度W1是关键的，因为它是受控的最小尺寸。