[实用新型]适用于键盘的薄膜电路板

说明书

技术领域

本实用新型涉及一种适用于键盘的薄膜电路板，尤其涉及一种增加或减少电容值的薄膜电路板。

背景技术

薄膜键盘是由薄膜电路板及按键所组成，且薄膜键盘是经薄膜电路板的输出接脚耦接至外部主机。为了符合系统厂商的规格需求，某些输出接脚之间的电容值需介于一特定范围内(如20pf至200pf)，以便外部主机执行某系统功能(如版本识别)。

然而，传统薄膜电路板的输出接脚间的电容值无法符合系统厂商的规格需求，因此，如何使薄膜电路板的输出接脚间的电容值达到理想预期的目标，即成为目前业界所急需解决的问题。

实用新型内容

有鉴于此，本实用新型的目的是提供一种于基板上形成电容的薄膜电路板。由于基板上所形成的电容可使得输出接脚之间的电容值弹性地被增加或减少，因此，将使得输出接脚之间的电容值达到理想预期的目标。

根据本实用新型的目的，提出一种适用于键盘的薄膜电路板。薄膜电路板包括基板、第一走线、第二走线及电容。第一走线及第二走线形成于基板上。电容具有一第一端与一第二端，且分别与第一走线及第二走线耦接。

本实用新型的薄膜电路板，是藉由形成电容于基板的两走线之间，使得输出接脚间的电容值能达到理想预期的目标。

为让本实用新型的上述目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1绘示依照本实用新型一第一实施例的薄膜电路板的示意图；

图2绘示沿图1的剖面线AA’的剖面图；

图3绘示为第一实施例的等效电路图；

图4绘示依照本实用新型一第二实施例的薄膜电路板的示意图；

图5绘示沿图4的剖面线BB’的剖面图；

图6绘示为第二实施例的等效电路图。

主要元件符号说明

50、60：薄膜电路板

520、530、620、630：走线

510、610：基板

540、550、640、650：电路层

560、660：绝缘层

680：银胶

690：封胶

C1、C2：电容

具体实施方式

为了使输出接脚之间的电容值达到理想预期的目标，下述的第一实施例及第二实施例是于基板上形成电容，以弹性地调整输出接脚之间的电容值大小。

第一实施例

请同时参照图1、2及3，图1绘示依照本实用新型第一实施例的薄膜电路板的示意图。图2绘示沿图1的剖面线AA’的剖面图。图3绘示为第一实施例的等效电路图。

薄膜电路板50包括基板510、走线520、走线530、电路层540及电路层550。走线520及走线530形成于基板510上。电路层540与电路层550重叠，且电路层540及电路层550分别与走线520及走线530电性连接。绝缘层560位于电路层540及电路层550之间，且绝缘层560例如为UV漆。

电容C1是由电路层540、绝缘层560及电路层550所构成，电容C1的第一端是耦接至走线520，而第二端是耦接至走线530。电容C1的电容值等于，其中A为电路层540与电路层550的面积，ε为绝缘层560的介电系数，而d为电路层540与电路层550之间的距离。

由于电容C1可适当地与输出接脚进行串联或并联，因此，薄膜电路板50将能更弹性地调整输出接脚之间的电容值大小。

第二实施例

请同时参照图4、5及6，图4绘示依照本实用新型第二实施例的薄膜电路板的示意图。图5绘示沿图4的剖面线BB’的剖面图。图6绘示为第二实施例的等效电路图。

薄膜电路板60包括基板610、走线620、走线630、电路层640、电路层650及绝缘层660。走线620及走线630形成于基板610上。电路层640及电路层650分别与走线620及走线630电性连接，且电容C2的第一端及第二端分别是以银胶680黏着于电路层640及电路层650，电容C2例如为表面黏着型(Surface Mount Device，SMD)电容。

绝缘层660位于电容C2两端下方的电路层640与电路层650之间，绝缘层660用以防止银胶680溢银，造成电容C2两端短路。此外，为了防止电容C2脱落，银胶680及电容C2上方被封胶690所覆盖，以避免电容C2受外力而掉落。

同样地，由于电容C2可适当地与输出接脚进行串联或并联，因此，薄膜电路板50将能更弹性地调整输出接脚之间的电容值大小。