[发明专利]移位寄存器与液晶显示装置

权利要求书

1.一种移位寄存器，其包括多个移位寄存单元，每一移位寄存单元均接收来自收外部电路的两时钟信号，且前一移位寄存单元的输出信号为后一移位寄存单元的输入信号，其特征在于：两相邻的移位寄存单元所接收的两时钟信号反相，每一移位寄存单元均包括一信号输出电路、一信号输入电路与一逻辑转换电路，该信号输出电路接收来自外部电路的第一时钟信号，其包括一第一晶体管与一第二晶体管，该第一晶体管输出该第一时钟信号，该第二晶体管输出一截止信号；该信号输入电路接收前一移位寄存单元的输出信号与来自外部电路与该第一时钟信号反相的第二时钟信号，并向该信号输出电路的第一晶体管输出控制信号，其包括一第三晶体管，该第三晶体管始终处于导通状态，且向该信号输入电路的输出端放电，并保持其输出信号在一时钟周期内不变；该逻辑转换电路接收该信号输入电路的输出信号，并输出一控制信号，控制该第二晶体管的导通与截止；当该信号输入电路输入导通信号时，该导通信号导通该第一晶体管与该逻辑转换电路，使该第一时钟信号经由该第一晶体管输出，同时该逻辑转换电路输出一截止信号，使该第二晶体管截止；反之，当该信号输入电路输入截止信号时，使该第一晶体管截止，该逻辑转换电路自动输出一导通信号，使该第二晶体管导通，从而输出一截止信号。

2.如权利要求1所述的移位寄存器，其特征在于：每一移位寄存单元是由多个晶体管构成。

3.如权利要求2所述的移位寄存器，其特征在于：该晶体管为PMOS型晶体管。

4.如权利要求2所述的移位寄存器，其特征在于：该信号输入电路进一步包括一第四晶体管与一第五晶体管，该第五晶体管的漏极接收来自外部电路的低电平信号，其栅极与该第四晶体管的源极均接收前一移位寄存单元的输出信号，其源极与该第四晶体管的漏极相连，该第四晶体管的栅极接收该第二时钟输入信号，该第三晶体管的栅极接收低电平信号，其漏极连接至该第五晶体管的源极，自其源极输出该信号输入电路的输出信号。

5.如权利要求4所述的移位寄存器，其特征在于：该逻辑转换电路包括一第六晶体管、一第七晶体管、一第八晶体管与一第九晶体管，该第六晶体管的漏极接收外部电路的低电平信号，其栅极连接至漏极，其源极连接至该第七晶体管的漏极；该第七晶体管的源极接收外部电路的高电平信号，其栅极连接至该第九晶体管的栅极，该第八晶体管的漏极接收外部电路的低电平信号，其栅极连接至该第六晶体管的源极，其源极连接至该第九晶体管的漏极；该第九晶体管的栅极接收该信号输入电路的输出信号，其漏极接收外部电路的高电平信号。

6.如权利要求2所述的移位寄存器，其特征在于：该移位寄存单元进一步包括一测试信号输入电路。

7.如权利要求6所述的移位寄存器，其特征在于：该测试信号输入电路包括一第十晶体管，该第十晶体管的栅极与源极接收来自外部电路的测试信号，其漏极向该逻辑转换电路与该信号输出电路输出信号。

8.如权利要求2所述的移位寄存器，其特征在于：该信号输出电路进一步包括一第十一晶体管与一第十二晶体管，该第一晶体管与该第十一晶体管的漏极接收该第一时钟信号，其栅极接收该信号输入电路的输入信号，其漏极分别输出信号；该第二晶体管与该第十二晶体管的栅极接收该逻辑转换电路的控制信号，其源极接收外部电路的高电平信号，其漏极分别连接至该第一晶体管与该第十一晶体管的漏极。

9.一种液晶显示装置，其包括一液晶面板、一数据驱动电路及一扫描驱动电路，该数据驱动电路与该扫描驱动电路均包括一移位寄存器，其特征在于：该移位寄存器是权利要求1至8中任意一项所述的移位寄存器。