[发明专利]接收器起始补偿电路

说明书

技术领域

本发明涉及一种接收器起始补偿电路，特别是涉及一种可提供较短等待时间的接收器起始补偿电路。

背景技术

平面显示器(Flat Panel Displays，FPD)具有外型轻薄、低耗能，及低辐射等特点，因此被广泛地应用于笔记型计算机或个人数字助理(Personal DigitalAssistant，PDA)等便携式电子产品上。因此，在设计显示器的接收器时，如何降低能量消耗是极为重要的考虑。平面显示器一般在正常模式(NormalMode)下运作，然而为了节省能量消耗，当平面显示器在一段时间内未接收到任何指令时，平面显示器的接收器会进入省电模式(Power-down Mode)，此时会停止输出操作电流。在接收到平面显示器传来的启动讯号后，接收器会离开省电模式且重新进入正常模式，再度提供平面显示器运作所需的操作电流。在正常模式和省电模式之间切换速率，为决定平面显示器效能的重要参数之一。

请参考图1，图1为现有技术中一显示器的接收器电路10的示意图。接收器电路10包含一参考电流源Iref、一唤醒电流源Im，以及P型金属氧化物半导体(P-Type Metal Oxide Semiconductor，PMOS)晶体管P1-P3。PMOS晶体管P1和P2的栅极皆耦接至接收器电路10中的端点A，而源极皆耦接至一偏压VDD。PMOS晶体管P1的漏极耦接至参考电流源Iref，因此，PMOS晶体管P1和P2可组成一电流镜电路(Current Mirror Circuit)。在由PMOS晶体管P1和P2所组成的电流镜电路中，为了将参考电流源Iref所提供的小电流放大以产生较大的电流Iout，PMOS晶体管P2的尺寸(宽度和长度之比，W/L Ratio)通常大于PMOS晶体管P1的尺寸。因此，PMOS晶体管P2的电容C2亦会大于PMOS晶体管P1的电容C1。在将参考电流源Iref所提供的电流“镜射”放大后，于PMOS晶体管P2的漏极所产生的漏极电流由Id来表示。PMOS晶体管P3的源极和PMOS晶体管P2的漏极皆耦接至接收器电路10中的端点B，PMOS晶体管P3的漏极耦接至接收器电路10中的端点C，而PMOS晶体管P3的栅极耦接至一控制电压ENB。唤醒电流源Im耦接于偏压VDD和接收器电路10中的端点C之间。

当接收器电路10在省电模式下运作时，控制电压ENB会被设为偏压VDD的电位。因此，PMOS晶体管P3为关闭(开路)，而PMOS晶体管P1和P2会被开启(导通)，此时接收器电路10中的端点B会被拉到偏压VDD的电位。关闭的PMOS晶体管P3会阻挡PMOS晶体管P2的漏极电流Id的流通路径，因此当接收器电路10在省电模式下运作时，其输出电流Iout的值近于零。当接收器电路10欲离开省电模式时，控制电压ENB会被设为接地电位，因此PMOS晶体管P3会被开启，进而将接收器电路10中的端点B拉到一电压VB的电位。导通的PMOS晶体管P3会提供PMOS晶体管P2的漏极电流Id的流通路径，因此当接收器电路10在正常模式下运作时，其输出电流Iout的值近于漏极电流Id。唤醒电流源Im的作用在于提供一小电流，如此接收器电路10的端点B能维持在一预定电位，使得接收器电路10能以较快速度在省电模式和正常模式之间切换。

当接收器电路10离开省电模式时，会于其端点B产生一电压差ΔVB，电压差ΔVB会通过PMOS晶体管P2的栅极-漏极电容(Gate-to-DrainCapacitance)C2耦合至接收器电路10的端点A，并于端点A产生一电压差ΔVA。从接收器电路10的端点B耦合至端点A的电荷由Q来代表。在现有技术的接收器电路10中，注入端点A的电荷Q由PMOS晶体管P1的栅极-漏极电容C1来放电，直到端点A的电位稳定为止。ΔVA、ΔVB和Q的值可由下列公式来表示：

Q＝C2*ΔVB；

ΔVA＝Q/C1＝ΔVB*(C2/C1)；

ΔVB＝VDD-VB；

在接收器电路10中的端点A造成电压差ΔVA的电荷Q是由PMOS晶体管P1来补偿，由于PMOS晶体管P2的电容C2大于PMOS晶体管P1的电容C1，接收器电路10需要等待很长一段时间，端点A的电位才会稳定下来。在离开省电模式至重新进入正常模式之间，现有技术的接收器电路10需要极长的等待时间，如此会影响显示器的效率。