[发明专利]晶片级测试电路板的制造方法及其结构

说明书

技术领域

本发明是与电子电路测试系统有关，特别是指一种对芯片尺寸封装制作工艺后的电子组件作晶片级测试的电路板结构。

背景技术

一般集成电路晶片制造厂的组件测试是可区分为制作工艺阶段的前段晶片测试及芯片模块封装后的后段封装测试，其中晶片测试在长时间的发展改良下，所应用的晶片级测试系统已可达到高效率、高精确度的电测质量，因此对整个晶片制作工艺阶段的产能控制具有极佳的效益；以封装测试而言，则有晶片级封装(Wafer Level Package，WLP)制作工艺及芯片尺寸封装(Chip Size Package，CSP)制作工艺之后的电测，当然晶片级封装制作工艺后的电测亦可将整个晶片模块置于晶片测试设备上，利用既有的晶片测试程序，则同样可实施高效率、高精确度的晶片级模块电测；然而最终装设于电子应用产品内的仍为晶片级结构中的单一芯片模块，亦即晶片经切割成单一组件后再经芯片尺寸封装制作工艺的CSP组件，实际上须对各CSP组件做最终的测试，才能真正确保电子产品的质量，即使为多段模块工程所制成的影像组件，如集成电路影像感应制作工艺技术的CMOS影像感应芯片模块，最后各影像模块于封装CSP后，亦需经过一般的后段封装测试(Final testing)才算完成影像模块的质量测试，故对CSP组件的后段封装测试为电子组件生产的最后质量控管。

常用的对CSP组件的测试往往只能针对单一组件逐次电测，或者由测试设备供货商提供特制的测试机板及测试机台，供多个CSP组件放置，然后在硬件上完成正确的电性连接，配合设备供货商特制的硬件控制制作工艺程序及测试软件，才可达到单次对多个CSP组件进行快速的电测，如此额外的电测设备不但需耗费成本支出，且组件制造厂本身并无法准确掌控电测设备的电性规格，往往因电测设备上任何一电子零件的电性漂移而改变了CSP组件实际的电测结果，甚至若设备机台中有任一硬件零件发生故障，亦容易影响电测结果并一时被判断为CSP组件本身的不良而降低生产质量，严重者更会导致量产组件的报销亏损，故组件制造厂对于自行制作工艺的高精密度电子组件，实难以于电测程序上做到有效的全程控管。

发明内容

因此，本发明的主要目的乃在于提供一种晶片级测试电路板的制作方式，其制成的测试电路板结构可配合晶片级测试设备对芯片尺寸封装制作工艺之后的组件进行晶片级电测，达到高效率且高精确度的电测质量控管。

为达成前揭目的，本发明所提供的一种晶片级测试电路板的制作方式，包括有以下的制成步骤：。

a.备制多数个电子组件，该些电子组件为集成电路晶片经过芯片尺寸封装(Chip Size Package，CSP)制作工艺后的模块化封装组件，其上并有多数个导电凸块，作为各集成电路芯片与外界电路电性导通的连接介质；

b.备制至少一印刷电路板(Printed Circuit Board，PCB)，相当于上述集成电路晶片的大小形状，于该印刷电路板上定义出类似晶片中集成电路芯片分布的多数个容置区，各该容置区的外围并有一探测区，各该容置区相当于各该电子组件大小；

c.于各该容置区上延伸布设多数条导线至外围对应的该探测区上，该容置区中各该导线的一端点与各该电子组件的导电凸块有相对应的图形位置；

d.于各该导线上对应于该探测区设至少一测试焊点，对应于该容置区设至少一凸块焊点(bump pad)，该些测试焊点及凸块焊点为具导电性的金属材料，因此各该凸块焊点对应电性连接一该测试焊点；

e.将各该电子组件设于该容置区上，使各该电子组件的导电凸块电性连接该凸块焊点。

因此当将该测试电路板置于晶片测试基座上后，即可利用一般晶片制作工艺阶段的晶片级测试设备，备齐各该芯片测试所需的测试条件及晶片测试用探针卡，然后以探针卡的探针接触该测试焊点，即可如同晶片级测试方式般对各该电子组件快速的完成电测。

附图说明

图1是本发明第一较佳实施例所提供的组合结构示意图；

图2是上述第一较佳实施例所提供各该电子组件的结构示意图；

图3是上述第一较佳实施例所提供各该印刷电路板的示意图；

图4是上述第一较佳实施例所提供下层该电路层的局部电路布设示意图；

图5是上述第一较佳实施例所提供上层该电路层的局部结构剖面图；

图6是上述第一较佳实施例所提供该固定层的局部结构立体示意图；

图7是上述第一较佳实施例所提供该测试电路板的分解立体图；