[发明专利]晶片级测试电路板的制造方法及其结构

权利要求书

1.一种晶片级测试电路板的制造方法，借由该测试电路板对已模块封装的集成电路芯片作晶片级测试，其特征在于，包括有以下的制作步骤：

a.备制多数个电子组件，该些电子组件为集成电路晶片经过芯片尺寸封装制程后的模块化封装组件，各该电子组件具有多数个导电凸块；

b.备制至少一印刷电路板，相当于上述集成电路晶片的大小形状，于该印刷电路板上定义出呈规则数组分布的多数个容置区，各该容置区的外围并有一探测区，供测试用探针接触探测，各该容置区相当于各该电子组件大小；

c.于各该容置区上延伸布设多数条导线至外围对应的该探测区上；

d.于各该导线上对应于该探测区设至少一测试焊点，对应于该容置区设至少一凸块焊点，该些测试焊点及凸块焊点为具导电性的金属材料，各该凸块焊点对应电性连接一该测试焊点；

e.将各该电子组件设于该容置区上，使各该电子组件的导电凸块电性连接该凸块焊点。

2.依据权利要求1所述的晶片级测试电路板的制造方法，其特征在于，该印刷电路板具有上、下相互迭置的一第一电路层及一第二电路层，各有相对的一上表面及一下表面，该第一电路层的下表面是与该第二电路层的上表面相接触，步骤c中该些导线分为多数个第一导线及第二导线，该些第一导线设于该第一电路层，该些第二导线设于该第二电路层的上表面。

3.依据权利要求2所述的晶片级测试电路板的制造方法，其特征在于，该些第一导线及第二导线的布设更具有以下的步骤：

于该第二电路层的上表面对应于各该容置区延伸布设各该第二导线至该探测区；

于该第一电路层上对应于各该第二导线的两端分别穿设有一通孔，贯穿该第一电路层的上、下表面，各该通孔的孔壁上设置有具导电性金属材料的各该第一导线。

4.依据权利要求1、2或3所述的晶片级测试电路板的制造方法，其特征在于，步骤d中该些测试焊点及凸块焊点设于该些第一导线上。

5.依据权利要求1或2所述的晶片级测试电路板的制造方法，其特征在于，步骤d之前，更于该第一电路层上设有一固定层，该固定层具有以下的形成步骤：

备制一电路板，相当于上述该印刷电路板的大小形状，对应于各该容置区分别穿凿出与该电子组件大小相当的一第一开口；

于各该第一开口周围对应于该探测区穿凿出至少一第二开口，该些第二开口即对应于该印刷电路板上该些测试焊点的设置位置。

6.依据权利要求5所述的晶片级测试电路板的制造方法，其特征在于，该固定层设于该第一电路层上时，该些第一开口即对应裸露该些凸块焊点，该些第二开口即对应裸露该些测试焊点。

7.依据权利要求1所述的晶片级测试电路板的制造方法，其特征在于，该印刷电路板上对应于该些容置区更设有一接合物，为具黏着性的材料所制成。

8.依据权利要求7所述的晶片级测试电路板的制造方法，其特征在于，该接合物为异方性导电材料所制成。

9.一种晶片级测试电路板，可对已模块封装的集成电路芯片作晶片级测试，其特征在于，包括有：

多数个电子组件，该些电子组件为集成电路晶片经过芯片尺寸封装制作工艺后的模块化封装组件，各该电子组件具有多数个导电凸块；以及，

一印刷电路板，相当于上述集成电路晶片的大小形状，区分有多数个呈规则数组分布的容置区，以及位于各该容置区外围的一探测区，各该容置区相当于各该电子组件大小，各该容置区具有多数条导线延伸布设至外围对应的该探测区，各该容置区上设有多数个凸块焊点电性连接各该导线，各该探测区上设有多数个测试焊点电性连接各该导线，该些电子组件分别设于各该容置区上，使各该电子组件的导电凸块电性连接该凸块焊点。