[发明专利]隔离结构的制造方法

说明书

技术领域

本发明是有关于一种半导体结构的制造方法，且特别是有关于一种隔离结构的制造方法。

背景技术

在各种非易失性存储器产品中，具有可进行多次数据的存入、读取、擦除等动作，且存入的数据在断电后也不会消失的优点的可电擦除可编程只读存储器(EEPROM)，已成为个人电脑和电子设备所广泛采用的一种非易失性存储器。

典型的可电擦除可编程只读存储器以掺杂的多晶硅制作浮置栅极(floating gate)与控制栅极(control gate)。一般来说，浮置栅极与控制栅极之间的栅极耦合率(gate-coupling ratio，GCR)愈大，其操作所需的工作电压将愈低，而存储器的操作速度与效率会随之提升。由于栅极耦合率是指浮置栅极、控制栅极之间的电容值与存储器总电容值的比率，因此，增加浮置栅极与控制栅极之间的等效电容面积，将有助于增加栅极耦合率。

然而在集成电路持续追求高集成度的趋势下，存储器每一个单元所占的面积却因而必须缩减，元件的线宽同样随之缩小。如此一来，浮置栅极与控制栅极之间的栅极耦合率也会跟着下降，非易失性存储器所需的操作电压将会被迫提高。这对于将非易失性存储器应用在低耗能需求的可携式电子产品领域，相当地不利。

此外，由于每个单元之间的距离缩短，因此，在操作选定的单元的时候，容易导致选定单元的浮置栅极与周围其他单元的浮置栅极产生耦合效应，使得选定单元的起始电压差值提高改变，很容易导致操作上的可靠度下降，影响元件的效能。

发明内容

有鉴于此，本发明的一个目的在于提供一种隔离结构的制造方法，可以降低选定单元的浮置栅极与周围单元的浮置栅极所产生的耦合效应。

本发明的再一目的是提供一种隔离结构的制造方法，可以提高单元的栅极耦合率。

本发明提出一种隔离结构的制造方法，包括提供基底，基底上设置有介电层与导体层，导体层位于介电层上，且导体层、介电层与基底中设置有隔离层。移除部分隔离层，使隔离层的顶面低于导体层顶面但高于导体层底面。然后，于导体层侧壁形成间隙壁。之后以间隙壁为掩模，移除部分隔离层，形成隔离结构，隔离结构顶部具有凹陷，且隔离结构覆盖住导体层与介电层交界的转角处。接着于形成隔离结构之后，移除间隙壁。

上述隔离结构的制造方法中，凹陷可以是圆弧状凹陷。

上述隔离结构的制造方法中，以间隙壁为掩模，移除部分隔离层的方法包括湿式蚀刻法。

上述隔离结构的制造方法中，移除间隙壁的方法包括干式蚀刻法或湿式蚀刻法。

上述隔离结构的制造方法中，间隙壁的形成方法包括先于基底上形成间隙壁材料层，然后移除部分间隙壁材料层，留下位于导体层侧壁的间隙壁材料层。

上述隔离结构的制造方法中，移除部分间隙壁材料层的方法包括干式蚀刻法。

上述隔离结构的制造方法中，间隙壁的材质包括氮化硅。隔离层的材质包括氧化硅。导体层的材质包括掺杂多晶硅。

上述隔离结构的制造方法，适用于非易失性存储器的工艺，其中的导体层为非易失性存储器的浮置栅极。

本发明提出另一种隔离结构的制造方法，包括提供基底，基底上设置有介电层与导体层，导体层位于介电层上，且导体层、介电层与基底中设置有隔离层。接着，移除部分隔离层，使隔离层的顶面低于导体层顶面但高于导体层底面。之后，于基底上形成间隙壁材料层。继而移除部分间隙壁材料层，形成位于导体层侧壁的间隙壁。然后，至少移除部分隔离层，形成隔离结构，隔离结构顶部具有凹陷，且隔离结构覆盖住导体层与介电层交界的转角处。

上述隔离结构的制造方法中，凹陷可以是圆弧状凹陷。

上述隔离结构的制造方法中，间隙壁与隔离层具有不同的蚀刻选择比。

上述隔离结构的制造方法中，还包括以间隙壁为掩模，移除部分隔离层。而以间隙壁为掩模，移除部分隔离层的方法包括湿式蚀刻法。

上述隔离结构的制造方法中，还包括于形成隔离结构之后，移除间隙壁。

上述隔离结构的制造方法中，间隙壁的材质包括氮化硅。

上述隔离结构的制造方法中，间隙壁与隔离层具有约略相同的蚀刻选择比。

上述隔离结构的制造方法中，还包括于形成隔离结构的步骤中，同时移除间隙壁与部分隔离层。

上述隔离结构的制造方法中，同时移除间隙壁与部分隔离层的方法包括湿式蚀刻法。

上述隔离结构的制造方法中，形成间隙壁材料层的方法包括以四乙基硅酸酯(TEOS)为气体源，进行化学气相沉积法。

上述隔离结构的制造方法中，移除部分间隙壁材料层，形成间隙壁的方法包括干式蚀刻法。