[发明专利]一种滤波装置及其方法

说明书

技术领域

本发明涉及一种滤波装置及其方法，尤其涉及单指令多数据型(SIMD)处理器中加速对称或不对称滤波的自修正装置以及方法。

背景技术

图像显示以及音视频数据(统称为内容数据)的重放渐渐成为目前计算设备最普遍的应用，并且对微处理器的处理速度提出了越来越高的要求。

目前指令级并行性体系构架例如单指令多数据型(SIMD)，多指令多数据型(MIMD)、向量或阵列处理等逐渐成为提高微处理器的处理速度的主要趋势。其中应用SIMD处理器的并行处理结构的向量机在集体处理大量诸如由像素构成的图像数据等向量数据的同时可以减小计算时间，因此应用SIMD处理器的向量机适于运行具有繁重矩阵计算负荷的图像处理以及视频编码/解码应用程序。

在图像及音视频处理领域，转置编码以及矩阵转置操作是图像及音视频压缩和解压缩的通用技术。转置矩阵涉及将矩阵的列重排为行。

对于向量机，向量转置通常是通过转置寄存器实现的。这些转置寄存器是方便水平写入和垂直读出的特殊寄存器阵列。如图2所示，保持在寄存器阵列200中的数据处于先行后列的顺序。当从寄存器阵列读出这些数据时，利用特殊的数据通路将垂直数据列读出为向量。以图2为例，最初从转置寄存器的写端口201a，201b，201c，201d将数据[A0|A1|A2|A3]，[B0|B1|B2|B3]，[C0|C1|C2|C3]，[D0|D1|D2|D3]写入这个转置寄存器。然后数据[A0，A1，A2，A3]存储在阵列单元中被表示为202a，202b，202c，202d；数据[B0，B1，B2，B3]存储在阵列单元中被表示为203a，203b，203c，203d；数据[C0，C1，C2，C3]存储在阵列单元中被表示为204a，204b，204c，204d；数据[D0，D1，D2，D3]存储在阵列单元中被表示为205a，205b，205c，205d。

当执行读操作时，从读端口206a，206b，206c，206d读出向量数据。以垂直方向排列读出的数据，即通过连接阵列单元202a，203a，204a，205a中的内容形成读出的第一向量数据，也就是附图中的读出的数据[A0，B0，C0，D0]。以类似的方式也可读出向量数据[A1，B1，C1，D1]，[A2，B2，C2，D2]，[A3，B3，C3，D3]。水平写入转置寄存器阵列然后垂直读出的结果就是转置的矩阵。这样无论需要以垂直方向还是水平方向进行矩阵计算，均可以以上上述矩阵转置的方式进行向量计算。

当希望以垂直方向进行矩阵计算时，矩阵转置需包括N次水平写操作和N次垂直读操作(2×N次循环)，以便获得转置的N×N矩阵。具体地，为获得转置的4×4矩阵，需要4次水平向量写入和4次垂直向量读出，结果总共需要8次循环。

然而对于H.264标准(即用于视听服务的先进视频编码)中例如6抽头对称滤波等、性能为关键指标的算法核心(algorithm kernel)而言，在滤波算法前转置矩阵将对算法效率产生繁重的开销。附图3中示出了理想的H.264对称滤波，每个框代表所显示图片的一个像素，例如由301a，301b，301c，301d，301e，301f，301g，301h，301i表示的框包含参考像素[p0，p1，p2，p3，p4，p5，p6，p7，p8]的阵列。6抽头对称滤波需要以如下等式(1)-(4)从已知像素[p0，p1，p2，p3，p4，p5，p6，p7，p8]中通过插值获得包含在框302a，302b，302c，302d中的预测的半像素阵列[p9，p10，p11，p12]：

p9＝a0＊p0+a1＊p1+a2＊p2+a2＊p3+a1＊p4+a0＊p5    (1)

p10＝a0＊p1+a1＊p2+a2＊p3+a2＊p4+a1＊p5+a0＊p6   (2)

p11＝a0＊p2+a1＊p3+a2＊p4+a2＊p5+a1＊p6+a0＊p7   (3)

p12＝a0＊p3+a1＊p4+a2＊p5+a2＊p6+a1＊p7+a0＊p8   (4)

其中p0-p8是用作插值参考的已知像素；

a0，a1，a2是滤波系数。在H.264标准中，a0＝1，a1＝-5，a2＝20；p9-p12是从上述9个参考像素p0-p8预测得到的半像素。

通常p0-p8都是8位字。这样每个64位向量寄存器可以保持8个像素。假设8个64位向量寄存器v0-v7中的内容是：

v0＝[p0|p1|p2|p3|p4|p5|p6|p7]