[发明专利]浅沟槽隔离结构的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种在半导体器件中形成浅沟槽隔离结构的方法。

背景技术

随着半导体工艺进入深亚微米时代，0.13μm以下的元件例如CMOS器件中，NMOS晶体管和PMOS晶体管之间的隔离均采用浅沟槽隔离(STI)工艺形成。图1为浅沟槽隔离结构示意图。在这种工艺中，先在衬底100上形成浅沟槽，元件之间用刻蚀的沟槽130隔开，然后在沟槽侧壁和底部形成衬垫氧化层110，再利用化学气相淀积(CVD)在浅沟槽中填入绝缘介质，例如氧化硅。在填入绝缘介质之后，淀积致密且硬度较高的氮化硅层刻蚀停止层120，然后用化学机械研磨(CMP)的方法研磨上述填充的绝缘物质使沟槽表面平坦化。

浅沟槽隔离结构的制造工艺中，在半导体基底材料上形成沟槽后，隔离沟槽的侧壁在后续的工艺步骤(如热氧化工艺)中发生氧化，其结果造成隔离沟槽基底的体积膨胀，因而引发沟槽侧壁与绝缘填充物之间的应力问题，在浅沟槽内形成衬垫氧化层后，衬垫材料与绝缘填充物之间也会产生应力。而且应力较为集中的部位多位于沟槽130与衬底100表面相接的拐角部140处，如图1所示。当器件的特征尺寸进入到65nm以及65nm以下的工艺节点后，元件的密集程度越来越高，元件之间的空间距离变得非常微小，这种应力会改变沟槽两侧NMOS和PMOS的沟道晶格结构，影响载流子浓度，导致载流子的迁移率的改变，增加了产生漏电流的机会。

消除这种应力的方法主要集中在浅沟槽衬垫材料的选择以及使用退火工艺来释放沟槽侧壁与绝缘填充层之间的应力和衬垫材料与绝缘填充层之间的应力。专利号为ZL98125145.5的中国专利公开了一种在半导体器件内形成隔离沟槽的方法，其采用在沟槽中沉积衬垫氧化层和填充绝缘介质后进行退火的方法解决浅沟槽侧壁与绝缘填充层之间的应力问题。该方法首先在衬底上形成沟槽，然后在沟槽内沉积一层氧化层并利用HDP-CVD(高密度等离子体化学气相淀积)工艺在沟槽中填充绝缘介质，随后在不低于1150℃的温度进行退火。申请号为02146140.6的中国专利申请公开了一种在半导体基底中形成浅沟槽隔离物的方法，该方法在沟槽内形成氧化硅衬垫之后，在含有氩气的环境下进行退火。申请号为02148740.5的中国专利申请同样公开了一种在半导体基底中形成浅沟槽隔离物的方法，该方法沟槽内形成氧化硅层之后，在含氧化氮或氮气/氧气的环境下对半导体基底(如硅基底)进行回火。在申请号为01109498.2的中国专利申请中，其降低衬垫材料与绝缘填充物之间应力的方法是利用氮氧化硅或是氧化硅/氮化硅/氧化硅的多层结构形成浅沟槽的衬垫。目前还存在将退火工艺和衬垫材料的选择结合起来，以降低沟槽侧壁与绝缘填充层之间的应力和衬垫材料与绝缘填充层之间的应力的方法。

然而，由于利用HDP-CVD工艺在沟槽中填充的绝缘介质非常致密，绝缘介质自身会产生较强的压应力(compressive strain)，虽然沟槽侧壁和衬垫材料与沟槽中填充的绝缘介质之间的应力可通过上述方法降低或消除，但绝缘介质自身产生的压应力依然存在，使浅沟槽隔离结构呈现较高的压应力状态。

发明内容

本发明提供了一种在半导体器件中形成浅沟槽隔离结构的方法，能够有效地降低浅沟槽隔离结构的应力。

本发明的一个目的在于提供一种在半导体器件中形成浅沟槽隔离结构的方法，包括：

提供一半导体衬底，刻蚀所述衬底形成沟槽；

在沟槽中填充绝缘物质并平坦化所述沟槽；

在所述衬底表面形成衬垫阻挡层；

在所述衬垫阻挡层和沟槽表面形成单层应力薄膜层；

对所述衬底进行热退火；

剥除所述应力薄膜层。

所述应力薄膜层为高应力氮化硅薄膜。所述应力薄膜层利用等离子增强化学气相淀积工艺形成。

本发明采用的等离子增强化学气相淀积工艺的工艺参数包括：反应室压力为6-8Torr；加热温度为350-450℃；射频功率为30-50W；SiH₄的流量为20-40sccm；NH3的流量为60-100sccm；N₂的流量为8000-10000sccm。