[发明专利]存储器件分离栅极的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种存储器件分离栅极(splitgate)的制造方法。

背景技术

非挥发性存储器件如闪存(Flash memory)器件其能够在断电时保存数据且能够可重复的存储、读取及擦除而被广泛应用于计算机通讯和存储领域。一个典型的闪存存储单元包括一个掺杂的浮栅和一个控制栅极的堆叠栅极结构，控制栅极与浮栅绝缘，浮栅位于衬底上漏极和源极中间绝缘氧化层上方。通过在控制栅极及源漏之间施加不同的电压，衬底中的电子通过Fowler-Nordheim(F-N)隧穿效应被注入到浮栅中或从浮栅中擦除。在堆栈栅极旁制造分离栅极可改善闪存器件的过消除问题。专利申请号为200410103495.7的中国专利公开了一种制造分离栅闪存设备的方法。通过多个带有分离栅极的闪存单元串连的NAND阵列可以增加闪存单元的集成度。图1A～图1H是现有技术中一种NAND闪存阵列分离栅极的制造方法。

如图1A所示，首先提供一半导体衬底100，半导体衬底中形成有隔离103。所述半导体衬底上形成有复数个栅极。所述栅极为包括硬掩膜层114a，氧化层112a，多晶硅层110a的堆栈结构。在所述栅极两侧形成侧墙115，侧墙115保护栅极。

如图1B在所述栅极之间的沟槽中填充导电层118，所述导电层118为多晶硅并回刻形成如图1C所述的分离栅极118a.

但是由于随着器件的缩小，栅极尺寸及栅极之间的距离也不断缩小，使得栅极之间的沟槽深宽比较大，在沉积导电层118过程中由于阶梯覆盖不佳，会造成间隙没有完全填充而在沟槽之间的导电层中产生空洞。如图1D所示，填充导电层118过程中沟槽顶部被覆盖而产生夹断致使产生空洞119。在对所述导电层118回刻而形成的分离栅118a上会留下缺陷缝隙120，如图1E所示。若分离栅极118a厚度较薄，缝隙120底部露出衬底，严重影响器件的性能。

发明内容

本发明提供一种存储器件分离栅极的制造方法，该方法能够避免在分离栅极上形成缺陷缝隙。

本发明提供的一种存储器件分离栅极的制造方法，包括：

提供一具有复数沟槽和凸棱的半导体衬底；

在所述沟槽内及凸棱上形成第一覆盖层；

刻蚀所述第一覆盖层使其厚度介于所述沟槽深度的十分之一至二分之一之间；

在所述沟槽侧壁、第一覆盖层和凸棱上形成第二覆盖层；

刻蚀所述第二覆盖层至沟槽侧壁及凸棱上的第二覆盖层全部被移除。

所述沟槽侧壁形成有第一介质层。

所述第一介质层为氧化硅。

所述凸棱上有硬掩膜层。

所述硬掩膜层为氮化硅。

所述第一覆盖层多晶硅。

所述第一覆盖层的形成方法为物理气相沉积或化学气相沉积。

所述第二覆盖层为多晶硅。

所述第二覆盖层厚度小于沟槽宽度的三分之一。

对第二覆盖层的刻蚀为等向性刻蚀。

所述沟槽底部形成有第二介质层。

所述第二介质层为氧化硅。

相应的，本发明还提供一种存储器件分离栅极的制造方法，包括：

提供一具有复数沟槽和凸棱的半导体衬底；

在所述沟槽内及凸棱上形成第一覆盖层；

刻蚀所述第一覆盖层使其厚度介于所述沟槽深度的十分之一至二分之一之间；

在所述第一覆盖层上形成厚度小于沟槽宽度三分之一的第二覆盖层；

等向刻蚀所述第二覆盖层至沟槽侧壁及凸棱上的第二覆盖层全部被移除。

所述凸棱上有硬掩膜层。

所述硬掩膜层为氮化硅。

所述第一覆盖层为多晶硅。

与现有技术相比，本发明具有以下优点：本发明中在形成分离栅极过程中通过首先沉积第一覆盖层填充栅极之间的沟槽，回刻使所述第一覆盖层使其厚度减小为所述沟槽深度的二分之一，接着沉积与第一覆盖层相同的第二覆盖层，所述第二覆盖层会填充形成于所述第一覆盖层上的缝隙。然后采用等向性刻蚀去除沟槽侧壁及栅极上的第二覆盖层，从而在沟槽中形成没有缝隙的分离栅极。本发明方法通过沉积第二覆盖层填充的方法而避免在形成的分离栅极上形成缝隙。

附图说明

图1A～图1E为现有技术中一种NAND闪存阵列分离栅极制造方法及其产生空洞缺陷的剖面示意图；

图2为根据本发明实施例的制造方法的流程图；

图3A～图3K为根据本发明实施例的制造方法的剖面示意图。

具体实施方式