[发明专利]在双镶嵌互连上的覆盖层的形成

说明书

本发明涉及覆盖层在用于半导体器件的电介质层中的导电互连上的 沉积。更特别是，本发明涉及电介质层在沉积覆盖层之前的处理。

半导体制造商正在不懈地努力以制造更快和更复杂的集成电路。实现 这种集成电路的一种方法是减小半导体电路的尺寸，从而降低栅极(晶体管) 延迟。然而，随着电路的尺寸减小，组成电路的材料的物理性能变得日益 重要。特别是，随着在电路中包含的导电互连的尺寸，并且更特别是它们 的宽度降低，互连的电阻成比例地增加。这导致增加的互连时间延迟。直 至最近，在常规上使用铝制造这些互连。然而，为了攻克与电路尺寸减小 相关的问题，半导体制造商已经确定，由于其较低的体电阻率、较高的热 导率和较高的熔点，铜提供比用于互连的铝更好的材料特性，从而导致提 高的速度和可靠性的性能。另外，铜还具有较低的晶界扩散速率，因此具 有较高的电迁移阻力。

铜互连具有与它们自身相关的问题。铜互连仍然具有通过扩散和电迁 移而退化的趋向。通常将典型为30至50nm厚的钝化电介质层涂覆到暴露 的铜互连的顶部表面上。以这种作用使用的这种电介质的一个实例是 SiCN。然而，铜遭受到与电介质的差粘附性之苦，并且此时，电介质/铜 界面是最终的半导体器件的可靠性的主要限制因素之一。另外，电介质如 SiCN具有高的介电常数(k值)，因此它们的存在增加最终的半导体器件的 电介质堆栈的k值。这也是不适宜的。

为了攻克这些问题，可以将包含金属，典型为金属合金的薄覆盖层代 替更普通的电介质如SiCN沉积在铜互连上。该覆盖层也被称为钝化层。

应该理解，尽管站在铜的角度描述了差的粘附性和电迁移的问题，但 是遭遇相同问题的由其它材料制成的互连也可以因相同的原因而受益于 这种覆盖层。

用于将包含金属的覆盖层沉积到互连上的技术，如无电沉积，通常在 性质上是选择性的，因为它们将覆盖层沉积在互连上，而不是沉积在电介 质表面上。然而，这些技术的选择性和有效性受到在电介质表面上的缺陷 的存在的限制。这些缺陷可能在覆盖层的沉积过程中导致在两个相邻的互 连之间形成桥，从而导致在互连之间的不必要的电子通讯，使器件短路， 并且最终导致器件故障。这些缺陷包括电介质表面固有的缺陷。固有的缺 陷的一个实例是在表面上的微划痕，所述微划痕可能引发覆盖材料在电介 质表面上的沉积。另外，在表面上的小区域的金属或金属氧化物残留物也 可能被认为是固有的缺陷。这些区域可能源自例如形成互连的导电材料在 表面上的图案化和沉积。

对于其中从无电镀浴液中沉积覆盖层的情况，这些缺陷可能还包括从 反应溶液中沉积在表面上的污染物。

当表面已经经历抛光如化学机械抛光时，在如通常在将铜用于互连时 沉积互连之后，这些缺陷可能有另外的原因。首先，在表面上的固有缺陷 可能由未从表面上除去的小区域的金属或金属氧化物残留物形成。在这些 区域可能促进覆盖材料的沉积。所述缺陷还包括来自残留在表面上的抛光 浆液的残留颗粒。

在US 5,478,436中描述了一种降低缺陷的影响的方法。其描述了一种 在无电沉积之后的清洗方法，其中在无电沉积处理之后，通过刷光方法除 去在电介质表面上的残留颗粒和污染物。

以前的在沉积覆盖层之前清洗电介质和互连表面的方法包括既使用 无机酸又使用碱洗涤。然而，这些方法的有效性受到限制。在US 6,860,944 和US2001/0018266中描述了两种其它的方法。

US 5,358,743描述了使用ClSi(CH₃)₃处理电介质表面。该处理在沉积 铜互连结构之前进行以增加通过化学气相沉积的铜沉积的选择性。

因此，在第一方面中，本发明提供一种在用于半导体器件的导电互连 上形成覆盖层的方法，所述方法包括下列步骤：

(a)在电介质层中安置一个或多个导体；和

(b)在所述一个或多个导体的至少一些的上表面上沉积覆盖层， 其特征在于所述方法还包括：

(c)在沉积所述覆盖层之前，使所述电介质层与在液相中的有机化合物 反应的步骤，所述有机化合物具有下列通式：

(式I)