[发明专利]I/O单元ESD系统

说明书

技术领域

本发明一般涉及静电放电(ESD)，更加具体的说，涉及集成电路中的ESD电路装置。

背景技术

集成电路在装配和测试期间或在最终的系统应用中可能会遭受到制造过程中的破坏性静电放电(ESD)事件。在传统的集成电路(IC)ESD保护方案中，通常使用特殊的箝位电路来避开电源轨道之间的ESD电流，并由此保护内部元件免受破坏。一种已知为有源金属氧化物半导体场效应晶体管(MOSFECT)箝位电路的ESD箝位电路典型的包括两个部分：触发器电路和大MOSFET箝位晶体管。箝位晶体管的传导性由触发器电路控制。可在沿电力总线分布的网络中使用有源MOSFET箝位电路来为IC中的所有输入/输出(I/O)焊盘提供耐用且一致的ESD保护。在标题为“Electrostatic Discharge(ESD)Protection Circuit)的美国专利US6385021和标题为“ElectrostaticDischarge Protection and Method of Operation”的美国专利US6724603中示出了这种网络的多个实施例。上述两个专利都转让给本受让人。

图1表示用于保护一组I/O单元中的多个I/O焊盘的位于IC中的一个这种分布式ESD网络100。在图1中示出了五个I/O单元110-114。然而，所述分布网络可在IC外围区域附近包含更大组的I/O单元，如由点表示的被放置在图1所示的元件的左右侧。I/O单元110包括外部连接(I/O)焊盘120，其分别通过二极管122和123耦接在V_SS总线102和V_DD总线103之间。一个箝位N沟道MOSFET(NMOSFECT)125连接在V_SS总线和V_DD总线之间。箝位NMOSFET125的栅极与触发总线109连接。在I/O单元110中没有示出，但假设存在用于正常(即，非ESD)的I/O单元操作的电路。I/O单元111-114每个都与I/O单元110相同。I/O单元是包括用于传输输入信号、输出信号或输入信号和输出信号的单元。

除了I/O单元之外，IC周围附近的I/O环典型的包含若干个电力单元(V_DD)和接地单元(V_SS)。在图1中示出了一个示例V_DD单元116和V_SS单元117。V_DD单元包括与单片V_DD总线103连接的外部连接V_DD焊盘130，而V_SS单元包括与单片V_SS总线102连接的外部连接V_SS焊盘132。V_DD单元包含通过V_DD总线和V_SS总线供电并提供驱动触发总线109的输出信号的触发器电路135。V_DD单元还包含一个箝位NMOSFET136。箝位NMOSFET136的栅极(MOSFET的控制端)与触发总线连接。V_SS单元包含触发器电路140和箝位NMOSFET141，它们与V_DD单元中的触发器电路和箝位器件类似。