[发明专利]I/O单元ESD系统

权利要求书

1、一种集成电路，包括：

多个I/O单元，所述多个I/O单元中的每个I/O单元是第一类型或第二类型之一，其中：

所述第一类型的每个I/O单元包括用于检测ESD事件的ESD触发器电路；

所述第二类型的每个I/O单元包括ESD箝位器件，其用于提供响应通过第一类型I/O单元的ESD触发器电路检测到ESD事件而根据ESD事件放电的放电路径，所述第二类型的每个I/O单元不包括由I/O单元的ESD箝位器件对其进行响应的ESD触发器电路。

2、根据权利要求1所述的集成电路，其中所述第二类型的每个I/O单元的ESD箝位器件包括晶体管，该晶体管包括与总线耦接的控制端，所述第一类型的I/O单元的每个ESD触发器电路包括与所述总线耦接的输出。

3、根据权利要求2所述的集成电路，其中所述第一类型的I/O单元的ESD触发器电路响应ESD事件的检测并行地操作，以驱动所述总线从而使所述第二类型I/O单元的ESD箝位器件导电。

4、根据权利要求1所述的集成电路，其中：

所述多个I/O单元的每个I/O单元具有按照有源电路平面布置的有源电路物理布局；

其中对于所述第二类型的每个I/O单元，所述ESD箝位器件处在其有源电路平面布置的相同指定区域处；

其中对于所述第一类型的每个I/O单元，所述ESD触发器电路的电路图处在其有源电路平面布置的相同指定区域处。

5、根据权利要求1所述的集成电路，其中所述多个I/O单元是以一组I/O单元的形式实现的，其中所述组中的第二类型的I/O单元的数量与所述组中的第一类型的I/O单元的数量之比为N，其中N为1或更大。

6、根据权利要求1所述的集成电路，其中所述第一类型的每个I/O单元包括ESD箝位器件，其用于提供响应通过ESD触发器电路检测到ESD事件而根据ESD事件放电的放电路径。

7、根据权利要求6所述的集成电路，其中所述第一类型的I/O单元的每个ESD箝位器件具有比第二类型的I/O单元的每个ESD箝位器件小的有源电路物理布局区域。

8、一种集成电路，包括：

多个I/O单元，每个单元都具有按照有源电路平面布置的有源电路物理布局；

其中所述多个I/O单元的第一子集I/O单元中的每一个在其有源电路平面布置的相同指定区域处都包括ESD箝位器件；

其中所述多个I/O单元的第二子集I/O单元的每一个在其有源电路平面布置的相同指定区域处包括用于ESD触发器电路的线路。

9、根据权利要求8所述的集成电路，其中：

所述第一子集的ESD箝位器件被导电以响应第二子集的ESD触发器电路检测到ESD事件而根据ESD事件放电。

10、根据权利要求8所述的集成电路，其中所述多个I/O单元是以集成电路的单元组的形式实现的。

11、根据权利要求8所述的集成电路，其中所述多个I/O单元中的每一个都包括I/O焊盘。

12、根据权利要求11所述的集成电路，其中对于所述多个I/O单元中的每个I/O单元，所述I/O焊盘通过I/O单元的第一二极管与第一总线耦接并通过I/O单元的第二二极管与第二总线耦接，所述第一二极管位于其有源电路平面布置的第二相同指定区域中，而第二二极管位于其有源电路平面布置的第三相同指定区域中。

13、根据权利要求12所述的集成电路，其中对于所述多个I/O单元的每个I/O单元，所述I/O焊盘通过I/O单元的第三二极管与第三总线耦接，并且所述第三二极管位于其有源电路平面布置的相同第四指定区域中，其中对于所述第二子集的每个I/O单元，ESD触发器电路检测关于第一总线和第三总线的ESD事件。

14、根据权利要求8所述的集成电路，其中所述第二子集的每个I/O单元通过第一子集的至少一个I/O单元而彼此分开。

15、根据权利要求8所述的集成电路，其中所述第二子集的每个I/O单元通过第一子集的至少两个I/O单元而彼此分开。