[发明专利]减少能量消耗的总线仲裁控制器

权利要求书

1.一种设备(10、10’、10”)，包括第一电路(20)、第一总线(120)、和多个电路(30、30’、30”、50、50’、50”)；

其特征在于，包括第一逻辑(100、100’、100”)，其耦合到第一总线(120)，并且耦合到与多个电路(30、30’、30”、50、50’、50”)相关联的多个非高阻抗电路访问逻辑(31、31’、31”、51、51’、51”)；其中，每一电路访问逻辑(31、31’、31”、51、51’、51”)适于：

(i)在电路写时期期间和空闲时期期间，向第一逻辑(100、100’、100”)提供电路写值，其中的空闲时期在电路写时期之后且当允许另一电路写时结束；以及

(ii)当允许另一电路写时，提供缺省值；而且其中，第一逻辑(100、100’、100”)适于响应于两个连续电路写值之间的变化而改变第一总线(120)的状态。

2.根据权利要求1的设备(10、10’、10”)，其中所述电路访问逻辑(31、31’、31”、51、51’、51”)响应于全局信号(101)，全局信号(101)表示多个电路(30、30’、30”、50、50’、50”)中的至少一个电路的写活动性。

3.根据权利要求1的设备(10、10’、10”)，其中所述第一电路(20)适于控制多个电路(30、30’、30”、50、50’、50”)对第一逻辑(100、100’、100”)的访问。

4.根据权利要求1的设备(10)，其中所述缺省值是“1”的串，并且其中所述第一逻辑(100)包括耦合到第一总线(120)的多个与门(104)。

5.根据权利要求1的设备(10)，其中所述缺省值是“1”的串，并且其中所述电路访问逻辑(31、51)包括在电路缺省时期期间被设置的逻辑电路(32、52)。

6.根据权利要求1的设备(10’)，其中所述缺省值是“0”的串，并且其中所述第一逻辑(100’)包括耦合到第一总线(120)的多个或非门(104’)。

7.根据权利要求1的设备(10’)，其中所述缺省值是“0”的串，并且其中所述电路访问逻辑(31’、51’)包括被重置以提供缺省值的逻辑电路(32’、52’)。

8.根据权利要求1的设备(10、10’)，其中每一电路访问逻辑(31、31’、51、51’)包括具有两个输入和一个输出的第一与门(34、34’、54、54’)，并且其中所述第一与门(34、54)当全局信号(101)指示另一电路正在写和/或特定电路没有写时发送控制信号。

9.根据权利要求1的设备(10、10’)，其中每一电路(30、30’、50、50’)适于生成电路写信号(33、33’、53、53’)，该电路写信号(33、33’、53、53’)表示电路执行的写序列。

10.根据权利要求1的设备(10、10’)，其中电路访问逻辑(31、31’、51、51’)包括：

触发器(32、52)，其具有多个输入，用于接收要由电路(30、30’、50、50’)写入的信息，还具有控制输入，用于有选择地迫使触发器(32、32’、52、52’)输出缺省值或输出电路写值；

至少一个逻辑门(34、34’、54、54’)，耦合到触发器的控制输入，适于接收有关电路的写状态的指示(33、53)以及其他电路的写状态的指示(101)，并且作为响应，确定发送到控制输入的控制信号。

11.一种用于改变第一总线的状态的方法(300)，该方法包括允许(320)电路当另一电路被允许访问第一逻辑时提供缺省值；

其特征在于，包括：在电路写时期期间和空闲时期期间，允许(310)非高阻抗电路向第一逻辑提供电路写值，其中的空闲时期在电路写时期之后且当允许另一电路写时结束；以及

响应于两个连续电路写值之间的变化而改变(330)第一总线的状态；其中，每一电路包括非三态电路访问逻辑。

12.根据权利要求11的方法(300)，进一步包括生成(340)全局信号，该全局信号表示多个电路中的至少一个电路的写活动性。

13.根据权利要求11的方法(300)，进一步包括由第一电路控制对第一逻辑的访问。