[发明专利]基于时间的加权循环仲裁器

说明书

技术领域

【0001】本发明涉及一种基于时间的加权循环仲裁器，且更具体地说，涉及一种能够支持同步通信量的用于PCI Express总线到PCI桥的仲裁器。

背景技术

【0002】外设部件互联(PCI)是在1992年开发的并行总线体系结构，它已经成为用于个人计算机和类似平台的主要局域总线。这个技术的实现已接近其实际的性能限制，并且其频率不容易按比例增加或者电压不容易按比例减小。采用点对点传输的新体系结构具有更高的速度，而且对日后的改进是可升级的，它被称作“PCI快速总线(PCIExpress)”。

【0003】PCI Express的一个优势是具有传递同步数据的能力。新版电力电子术语IEEE标准字典，第五版，将“同步(isochronous)”定义为在已知的周期性时间间隔再次发生的事件或信号的时间特性。就体系结构而言，同步数据的传输要求总线具有保证的最小带宽和最长等待时间或时延，从而维持数据的同步。视频数据是同步数据，原因是数据帧必须在特定时间到达，或数据必须没有值。

【0004】PCI Express到PCI桥允许PCI设备被连接到PCI Express体系结构内的PCI总线。在PCI总线体系结构中，总线仲裁器采用循环仲裁，仲裁对总线上的所有设备都是“平等的”。一旦总线上的某一设备接收到使用总线的准许，该设备就能保持在总线上，直到事务处理完成，或直到4千字节的数据已经被传送，所以同步不能被保证。

【0005】图1示出了实现标准的PCI Express到PCI桥112的计算机系统100的方框图。该桥被线108耦连到PCI Express结构(一种互联的设备和转换器的网络)106，PCI Express结构106由线104耦连到CPU102。PCI Express结构还通过线110耦连到其它设备(未示出)。PCI总线114被连接到该桥，并分别连接到两个PCI应用116，120上。每个应用分别有请求/准许线118和122。PCI应用120是同步的，并通过线124连接到同步结构，诸如符合IEEE 1394标准的设备。由于PCI体系结构运行的方式，来自其它PCI应用的干扰通信量将具有相同的优先权，并干扰来自PCI应用120的同步数据传输。

【0006】因此，即使PCI总线不支持同步数据传输特征，但也需要能提供同步数据传输的PCI总线仲裁器。

发明内容

【0007】本发明的一个总目标是提供一种允许PCI总线提供同步数据传输的PCI总线仲裁器。

【0008】根据本发明的一个方面，PCI总线基于时间的加权循环仲裁器提供了上述目标和其它目标及特征，该基于时间的加权循环仲裁器包括包含多个阶段的阶段表，每个阶段被分配给PCI总线上的一个端口。仲裁器状态机被耦连到阶段表，以一次查看多个阶段。当预定数目的阶段已经分配给单个端口时，仲裁器状态机选择使用PCI总线的下一个总线主控器(bus master)。

【0009】本发明的另一个方面包括PCI总线仲裁器内的仲裁器装置，用以保证用于传输同步数据的预定时间，仲裁器装置包括用于将时间周期划分成预定数目的阶段的装置，每个阶段被分配给PCI总线上的一个端口。仲裁器状态机响应用来划分的装置，以准许选择的端口使用PCI总线。

【0010】本发明进一步的方面包括一种操作PCI总线的方法，该方法包括提供基于时间的仲裁器，以给总线上的每个设备分配预定的时间，并在预定的时间中执行总线事务处理。终止总线事务处理，目的是为总线上的设备之一保证传递数据的同步。

附图说明

【0011】图1示出了实现标准PCI Express到PCI桥的计算机系统的方框图；

【0012】图2示出了将本发明的PCI总线仲裁器实现为状态机；和

【0013】图3图解说明了图2的状态机给PCI总线上的设备发出准许信号时的操作。

具体实施方式

【0014】PCI总线是同步总线体系结构，在这种总线体系结构中所有的数据传送是相对于系统时钟，诸如图3所示的信号PCI CLK执行的。一开始，PCI总线运行于33MHz的最大时钟速度，其后被改成支持在66MHz下运行。PCI标准实施32位多重地址和数据总线，其允许引线数减少，以降低PCI部件的成本和尺寸。在被称作地址阶段的第一时钟脉冲边沿期间，通过将地址驱动到32位总线上，PCI总线周期被启动。通过使FRAME#信号有效，这个地址阶段被表示。一个或更多个数据阶段始于下一个时钟脉冲边沿，其中数据是在总线上传送的。