[发明专利]无接点晶圆级老化

说明书

技术领域

本发明针对用于确保半导体装置中的可靠性，且尤其用于提供晶圆级老化的设备和方法。

背景技术

半导体晶圆通常包含多个实质上隔离的含有电路的“晶粒”或“芯片”，其通过划片线区域而彼此分离。在正常的集成电路生产流程中，将已完成制造的集成晶圆切割成许多个别晶粒。包含在晶圆内的个别晶粒通过锯切而分离，且个别地封装或以多芯片模块的形式封装。接着将这些晶粒安装到个别插槽中，接着可对所述个别插槽进行老化，且使用标准测试设备和夹具对所述个别插槽进行测试。

对越来越小的消费型装置(例如，无线电话和PDA)的需求已导致更小的半导体装置封装，且甚至导致在一些装置中使用裸(未经封装的)晶粒。

特定半导体晶圆上并非所有晶粒均完全起作用；一些晶粒具有制造缺陷。某些缺陷不会在制造后立即展现出来。举例来说，两个导体之间的绝缘氧化物层可能在特定区域中过分薄。电压和温度应力将导致过分薄的绝缘氧化物的所述特定区域破裂，从而导致两个导体之间的短路，其可在电测试期间被检测出来。

如果制造商能够利用已知良好晶粒(known good die，KGD)，那么可大大减少更换存在故障的封装零件的成本。KGD通常是指由IC制造商提供的晶粒级产品。裸晶粒的常见用途是在多芯片模块(MCM)的生产中。通过使用KGD来辅助以低故障率生产MCM。由于MCM上的晶粒的数目和修复MCM的难度的缘故，KGD对MCM的制造是有利的。MCM的故障率随着MCM上的晶粒的数目而增加。在组装在MCM中之前，晶粒的完全老化和测试可能对MCM的良率和可靠性具有重要影响。

用于实现KGD的方法根据装置类型且根据晶粒制造商的不同而不同，但可包括晶圆级电测试(其包括内建在测试结构中的技术)和晶粒级测试(其使用临时、半永久和永久封装技术)。

在制造工艺结束时，制造商可对产品执行许多不同的性能测试。对装置执行老化和其它制造测试的标准方法要求对晶粒进行封装且使用自动测试设备(ATE)来测试。为了进行老化测试，接着将良好装置放置到安装在定制设计的老化板上的插槽中。这些老化插槽是特定为高温应用而设计的。接着将装载的板安装到大腔室中，所述大腔室控制环境温度并提供用于将刺激励介接到封装的构件。

此时，使用测试向量来激励装置，且如鉴定规范中所规定，测试例行程序运行许多个小时。

实现KGD的方法的一个实例是晶圆级老化。晶圆级老化测试涉及在从晶圆分割集成电路之前，测试含有所述集成电路的整个晶圆或整个晶圆的若干部分。一般来说，为了执行晶圆测试，晶圆制造有测试点，且将测试设备形成为接触所述测试点，从而允许测试信号从信号源传播通过测试设备且到达集成电路上。测试点可形成到集成电路本身上，或相对于集成电路而设置在较远处，以使测试设备对集成电路的损害最小化。在老化之后，卸载所述零件，并使用ATE重新测试所述零件。为了实现此类测试中的高处理量，使用定制探针板(probe card)同时接触较大数目的晶粒。通常，功能总故障出现在应力测试的最初48个小时内，其中较高环境温度为125℃，且电压电平比额定操作值高10％。当分析了故障数据，且调节了制造参数，且工艺变得更成熟时，可减小缺陷等级。

现有技术晶圆级老化的缺点涉及老化期间测试设备与晶圆的热膨胀系数之间的失配，以及老化期间有缺陷的测试设备的不良影响。举例来说，通常难以判定被标识为有缺陷的集成电路是集成电路中的缺陷导致的结果还是有缺陷的测试设备中的缺陷导致的结果，从而导致具有可操作的集成电路的整个晶圆被不恰当地丢弃。另外，有缺陷的测试设备可能导致使整个晶圆变得有缺陷的灾难性故障。

或许，晶圆级老化或实际上任何测试中的最重要的障碍是提供用于在个别晶粒级介接测试电子设备与I/O垫和电源层的接触方法。在晶圆级将测试电子设备介接到处于测试中的装置的问题面临强大的挑战，所述挑战尤其与测试能力、功率耗散、电压干线容许值、物理限制(小工作区中待测试的大量晶粒)、节约成本的工程设计、可维持的质量和与ATE结果的相关性有关。

针对介接晶圆的问题的每一种方法均必须提供必要的插脚/垫分配以执行足够的测试例行程序，以便使裸晶粒的KGD符合要求。存在三种截然不同的实现此要求的方法。一种方法是接触每一晶粒上的所有相关垫。第二种方法涉及使用经修改的探针硬件。第三种方法是将接口连接的数目限制为易处理的大小，且将接口设计重新引导到直接施加在晶圆上的钝化层上方的牺牲金属层上。在当前方法中，必须在实施测试时和判定测试的结果时两者期间均维持与垫的接触。