[发明专利]非易失性存储器系统

说明书

技术领域

本发明涉及非易失性存储器系统，特别是，涉及包括非易失性存储器、对包含改写上述非易失性存储器内容的操作命令的程序进行存储的易失性存储器、以及控制上述非易失性存储器和上述易失性存储器的运算处理装置的非易失性存储器系统。

背景技术

将具有CPU、非易失性存储器和易失性存储器等的IC芯片(半导体集成电路)安装在塑料制造的卡上所形成的IC卡与目前得到广泛应用的磁卡相比，由于可存储更大量的数据、或者能够进行数据加密从而保密性优越等，因而开始普及。另外，近年来，作为装载于IC卡上的非易失性存储器，与现有的EEPROM相比，安装了可存储更大量数据的闪速型EEPROM(闪速存储器)的IC卡正在实用化。

一般地，现有的闪速存储器的数据存储区由块单位构成，在实施一次写入、改写其数据的情况下，需要在擦除对数据进行改写的块中所存储的数据之后进行再写入。并且，针对闪速存储器的数据的写入和擦除，不能按照存储在单一的闪速存储器中的程序直接对该闪速存储器本身实施数据的写入和数据的擦除。因此，一般来说，将针对闪速存储器的包含数据的写入命令的程序和包含数据的擦除命令的程序预先传送给RAM等易失性存储器、进行闪速存储器的数据写入或数据擦除时，根据存储在上述易失性存储器中的写入命令或擦除命令，对闪速存储器执行写入和擦除。

根据附图对现有技术一般使用的针对闪速存储器的数据写入以及擦除技术的一例进行说明。

图1示出了一般的IC卡系统的结构。IC卡6至少由1个CPU1、非易失性存储器2、易失性存储器3和通信接口4构成，通过通信接口4与终端装置5进行指令交换，由此，进行工作。

CPU1按照存储在非易失性存储器2中的控制程序对IC卡6的各结构要素进行控制。例如，IC卡6通过通信接口4从终端装置5接收到对非易失性存储器2写入数据的指令时，CPU1按照写入到非易失性存储器2中的控制程序，执行针对非易失性存储器2的写入工作，若写入工作结束，则通过通信接口4将指令的执行结果发送给终端装置5。

如图2(a)所示，非易失性存储器2由块1～块N构成。非易失性存储器2配置为CPU1可访问的地址空间，在块1中预先存储有IC卡6的控制程序。控制程序由CPU1可执行的命令组构成，包含用于对非易失性存储器2写入数据的写入程序以及用于擦除非易失性存储器2的数据的擦除程序。在此处，在控制程序中还包含用于对IC卡6进行初始化工作的初始化程序。块2～N存储利用IC卡6服务用的应用程序或各种数据。

如图2(b)所示，易失性存储器3配置为CPU1可访问的地址空间，由以下区域构成：对写入子程序进行存储的区域，该写入子程序包含针对非易失性存储器2的写入命令；对擦除子程序进行存储的区域，该擦除子程序包含非易失性存储器2的擦除命令；以及其它作业区域等。

然后，根据图3至图7对CPU1所执行的控制程序的工作进行说明。

图3是表示存储在非易失性存储器2中的控制程序开始执行时初始化程序的工作的流程图。CPU1在控制程序开始执行后(步骤S001)，执行非易失性存储器2的初始化程序，将针对非易失性存储器2的写入子程序传送到易失性存储器3(步骤S002)，将非易失性存储器2的擦除子程序传送到易失性存储器3(步骤S003)。

然后，根据图4和图5的流程图说明对非易失性存储器2的数据写入。

图4示出了存储在非易失性存储器2内的控制程序中所包含的针对非易失性存储器2的写入程序的工作。CPU1按照非易失性存储器2上的写入程序，首先将存储有写入源数据的区域的起始地址设定为变量SRC(步骤S101)，将写入目的地的非易失性存储器2上的地址设定为变量DST(步骤S102)，将写入数据数目N设定为变量CNT(步骤S103)。然后，CPU1调用图5所示的易失性存储器3上的写入子程序(步骤S104)。CPU1在执行存储于易失性存储器3中的程序后，结束非易失性存储器2的写入程序(步骤S105)。