[发明专利]对非易失性存储器的并行编程

说明书

相关申请案交叉参考

本申请案与如下美国专利申请案相关，所有这些美国专利申请案均以引用方式全文并入本文中：

2004年5月5日提出申请的第10/839,764号申请案“升压以控制对非易失性存储器的编程(Boosting To Control Programming Of Non-Volatile Memory)”，发明者为Daniel C.Guterman，Nima Mokhlesi及Yupin Fong；

2004年5月5日提出申请的第10/839,806号申请案“用于对非易失性存储器进行编程控制的位线管控的方法(Bitline Governed Approach For Program Control ofNon-Volatile Memory)”，发明者为Daniel C.Guterman，Nima Mokhlesi及Yupin Fong；

2004年5月10日提出申请的第10/842,941号申请案“存储器的锁存编程及方法(Latched Programming Of Memory And Method)”，发明者为Raul-Adrian Cernea。

技术领域

本发明涉及用于编程非易失性存储器的技术。

背景技术

半导体存储器装置已越来越普遍地用于各种电子装置中。举例而言，非易失性半导体存储器用于蜂窝式电话、数字照相机、个人数字助理、移动计算装置、非移动计算装置或其他装置中。电可擦可编程只读存储器(EEPROM)及闪速存储器即为最受欢迎的非易失性半导体存储器。

EEPROM及闪速存储器两者均利用一浮动栅极，所述浮动栅极位于一半导体衬底中的沟道区上方并与所述沟道区绝缘。所述浮动栅极位于源极区与漏极区之间。一控制栅极设置于所述浮动栅极上方，并与所述浮动栅极绝缘。晶体管的阈阈电压受浮动栅极上所保持的电荷量控制。换句话说，浮动栅极上的电荷电平控制在晶体管接通以容许其源极与漏极之间导通之前所必须施加至控制栅极的最小电压值。

某些EEPROM及闪速存储器装置具有一用于存储两个电荷范围的浮动栅极，且因此存储器单元可在两种状态(已擦除状态与已编程状态)之间编程/擦除。当编程一EEPROM或闪速存储器装置(例如一NAND闪速存储器装置)时，通常对控制栅极施加一编程电压且将位线接地。电子会自沟道注入浮动栅极。当电子在浮动栅极中积聚时，浮动栅极变成带负电荷且存储器单元的阈电压升高，从而使存储器单元处于已编程状态。关于编程的更多信息可见于：2003年3月5日提出申请且名称为“自增强技术(Self Boosting Technique)”的美国专利申请案第10/379,608号；及2003年7月29日提出申请且名称为“探测已编程的存储器(Detecting Over Programmed Memory)”的美国专利申请案第10/629,068号，这两个申请案的全文均以引用方式并入本文中。

多状态闪速存储器单元是通过识别由各禁止电压范围隔开的多个不同的容许编程阈电压范围来构建。每一不同的阈电压范围均对应于该组数据位的一预定值。

通常，编程电压是以一系列脉冲的形式施加至控制栅极。所述脉冲的大小随每一连续脉冲增大一预定步长(例如0.2伏、0.4伏或其他步长)。在所述脉冲之间的周期内，实施验证作业。当可编程状态的数量增大时，验证作业的次数增大且需要更多的时间。一种减轻验证的时间负担的方法是使用一更有效的验证过程，例如在2002年12月5日提出申请且名称为“对多状态存储器的智能验证(Smart Verify for Multi-StateMemories)”的美国专利申请案第10/314,055号中所揭示的过程，该美国专利申请案的全文以引用方式并入本文中。然而，消费者需要尽可能快地进行编程的存储器装置。例如，一在闪速存储卡上存储图像的数字照相机的用户不想在各照片之间等待。

因此，进一步需要减少对非易失性存储器进行编程所需的时间量。

发明内容

本发明大体而言涉及用于减少对非易失性存储器进行编程所需的时间的技术。

本发明的一个实施例包括：对一非易失性存储元件群组的一第一非易失性存储元件进行编程，及对所述非易失性存储元件群组的一第二非易失性存储元件进行编程。对所述第一非易失性存储元件进行的编程在时间上与对所述第二非易失性存储元件进行的编程重叠。在一个实例性实施方案中，所述第一非易失性存储元件与所述第二非易失性存储元件是同一NAND串上的NAND闪速存储元件。