[其他]功率半导体器件的电极引出技术

权利要求书

1、一种功率半导体器件的电极引出工艺，其内容为：

（a）在功率半导体芯片上制作各电极的导电基底层;

（b）在上述芯片上再加绝缘介质膜作为隔离层，隔离层开有窗口;

（c）在上述隔离层上加连通的导电薄膜作为连通层，使连通层与隔离层窗口内的主电极基底层连通;

（d）在上述连通层上加绝缘介质膜作为电镀屏蔽层，在屏蔽层选定部位开窗，即电镀窗;

（e）以上述连通层作为电镀阴极的连接导体，将芯片放在电镀槽内电镀，使芯片的电镀窗上镀上金属层;

（f）将电镀后的芯片除去屏蔽层和电镀窗外的连通层、隔离层（如作为钝化膜，则可保留隔离层）;

（g）在上述芯片上加导电、导热性能良好的平整金属压块，以压接方式封装，构成功率半导体器件完整的主电极并联引出结构;

（h）上述隔离层的窗口必须与各单元主电极一一对应，屏蔽层窗口与各单元主电极一一对应或与多个单元主电极对应（后者情况下屏蔽层窗口数目少于单元数，特别是屏蔽层仅有一个窗口且包含所有单元主电极），隔离层与屏蔽层的窗口选取必须保证芯片中每一单元主电极基底层上基本覆盖上电镀层。

2、根据权利要求1所述的工艺，隔离层含光刻胶膜。

3、根据权利要求1所述的工艺，当屏蔽层的电镀窗口包含所有单元主电极时，则不加屏蔽层直接电镀。

4、根据权利要求1所述的工艺，电镀前去除电镀窗内的连通层。

5、根据权利要求1所述的工艺，在去除连通层时，如无隔离层也不会损坏下面的芯片表面结构，则不用隔离层。

6、根据权利要求1所述的工艺，其中屏蔽层的电镀窗位置与各单元主电极一一对应时，屏蔽层窗口稍小于隔离层窗口。

7、根据权利要求1所述的工艺，电镀层为金属铜、银复合层，其中较薄的银层覆盖在铜层之上。

8、根据权利要求1或7所述的工艺，电镀层总厚度为30～100μm，对于复合层其表层金属为5～10μm。

9、根据权利要求1所述的工艺，当其中屏蔽层选定部位处仅有一个电镀窗，并且包含所有单元主电极时，对于中等容量的器件，则电度层上改用焊接方式引出主电极。

10、根据权利要求1所述的工艺，在屏蔽层下的电镀窗位置加一金属膜作为电镀底层。