[其他]“晶体管-晶体管逻辑到互补型金属-氧化物-半导体”的输入缓冲器

说明书

一种ＴＴＬ到ＣＭＯＳ输入缓冲器，当ＴＩＬ输入信号是相当低的逻辑１时，该缓冲器能阻止静态电流流过。突变检测器对ＴＴＬ逻辑输入信号起作用，连通在正电源ＶＤＤ和ＣＭＯＳ第一变换器（３０）的输入端之间的电压提升电路，检测输入信号从“０”到“１”的突变，并把ＴＴＬ逻辑１信号提升到能阻止ＣＭＯＳ变换器中的Ｐ沟道晶件管（３２）导通的电平。然后，电压提升电路与此管的输入端断开，使此输入端不被正电流充电。

本发明涉及一种用于防止电流流过的“TTL（晶体管-晶体管逻辑）到CMOS”（互补型金属-氧化物-半导体）的输入缓冲器。

对于很多应用来说，人们希望提供一种电路，该电路能实现晶体管-晶体管逻辑（TTL）的电平和互补型金属氧化物半导体（CMOS）的逻辑电平间的接口。具体地说，TTL逻辑电平标称值是+2.4V为逻辑“1”，0.4V为逻辑“0”，而相应的CMOS电平标称值是+5.0V和0.0V。这种普通的接口电路-在技术上也称之为“输入缓冲电路”-包括一个p沟道MOS（金属-氧化物-半导体）晶体管和一个n沟道MOS晶体管，它们串联在正电源VDD（通常为5V）和地之间。这两个器件的栅极连在一起，对TTL的输入信号起作用。这两个晶体管的漏极也连在一起，提供CMOS输出信号。在理想情况下，这对晶体管中的一个总是“截止”的，防止任何电流从VDD经过这对晶体管流到地。但是，实际上并非是如此，具体地说，TTL输入电平2.4V为逻辑“1”，而当逻辑“0”的输入电平稍大于0.4V，例如为0.8V时，就会出问题。此时两个晶体管可能都“导通”，电流将经过这对晶体管流到地。

第4，471，242号美国专利中提出了一种解决方法。按照这种方法，由于引入一个与TTL输入信号逻辑“1”的最低电平相匹配的基准电压，因此抵消了流过器件的电流。此基准电压作为p沟道晶体管电源电压加压在VDD处，于是当其栅极电压处于TTL输入信号逻辑“1”的最低电平时，阻止了p沟道晶体管转为“导通”。但是，这种方法有一个问题，那就是由于减小了p沟道晶体管电源电压，而使缓冲器电路的工作范围受到了限制。由于降低了使晶体管工作的所需电压，从而该器件的工作速度就会减慢。这在很多应用情况中都是不能容许的。

另一种解决方法是可以改变p沟道和n沟道晶体管的实际尺寸，来阻止静态电流的流通。然而，这种解决方法是不切实际的，因为这需要附加屏蔽层，这又要增加处理的时间。另外，用这种方法精确地控制器件尺寸以使器件给出一致的所需门限电压是很困难的。

因此，在先有技术中遗留下的问题是：需要一种无静态电流流过的、不需附加处理过程的、能在整个0-5V的CMOS电源电平工作的“TTL到CMOS”的输入缓冲器。

这里提出一种“TTL到CMOS”的输入缓冲器，它采用了一个突变检测器和一对附加的MOS器件以便在TTL输入信号的逻辑“1”比较低电平时，阻止静态电流流过。

图1示出一种先有技术、简单的CMOS变换器，它可以用来将TTL逻辑电平的输入信号转变为CMOS逻辑电平的输出信号;

图2是图1所示器件的电压传输函数以及静态电流图;

图3示出一种按照本发明，无静态电流流过的典型的“TTL到CMOS”的输入缓冲器。