[发明专利]制造压电元件的方法

说明书

技术领域

本发明涉及用于制造压电元件的方法，其中通过淀积薄膜工艺，如溅射及真空蒸镀工艺，在压电基板的表面上形成各个电极。

背景技术

在利用厚度-纵向振动方式制造诸如双模滤波器等压电元件时，这种滤波器具有复合成形电极，比如在压电基板的表面上形成振动电极、输入-输出接线端电极、引线电极和中继电容电极等，其程序是：通过溅射或真空蒸镀在整个基板表面上形成电极之后，再利用光刻在其上蚀刻形成其它电极。然而利用光刻蚀刻的步骤数太多，以致加大成本。

利用硬掩膜把电极材料附着在基板上的方法，其步骤数少于利用光刻以蚀刻的步骤数，而且也较廉价。不过，在形成形状复杂之电极时，会使硬掩膜的开孔形状也变得复杂，以致降低了硬掩膜的强度。因此，由于在粘附电极的过程中要受热，会使硬掩膜挠曲，以致造成对基板的剥离，使电极材料剥离，同时出现不能形成准确电极图样的问题。

为解决上述问题，建议采用分离硬掩膜，其中将电极形状分成两个或多个图样(日本未审专利申请公开特开平11-297471)。

然而，对于压电元件而言，采用分离硬掩膜的电极形成方法，因为以下的原因并未进入实际应用。

这就是在分离的电极图样部分，必须使电极材料堆积，以防止电极断线；但在压电元件的情况下，由于所述堆积部分，即厚度比其它部分大的电极部分在基板上的位置的缘故，压电元件的电特性下降。

发明内容

于是，本发明的目的在于提供一种制造压电元件的方法，其中采用多个分离的硬掩膜，可形成高精度的电极图样，同时提高所述硬掩膜的强度而不使压电元件的电特性下降。

为实现上述目的，本发明制造压电元件的方法利用薄膜沉积工艺，在压电基板上形成振动电极、多个接线端电极以及连接这两种电极的引线电极。所述方法包括如下步骤：制备第一硬掩膜，它具有与所述振动电极和各引线电极对应的开孔；制备第二硬掩膜，它具有多个开孔，至少对应于所述各接线端电极；利用薄膜沉积工艺依次形成所述振动电极和各引线电极，同时将第一硬掩膜布置在压电基板上；利用薄膜沉积工艺至少形成各接线端电极，同时将第二硬掩膜布置在压电基板上，其中，将所述第一和第二硬掩膜布置成使第一和第二硬掩膜的开孔部分地重叠，而且这种重叠部分位于引线电极和接线端电极之一上的一个位置处，并且该位置与振动电极离开至少为压电基板厚度的三倍。

首先，制备具有与振动电极和各引线电极对应之开孔的第一硬掩膜和具有至少对应于所述各接线端电极之开孔的第二硬掩膜。第一硬掩膜上形成的各开孔自所述振动电极向着所有的或者部分引线电极是连续的。第二硬掩膜上形成的各开孔至少对应于各接线端电极，并可沿着部分引线电极是连续的。以如此方式在分离的硬掩膜上形成之开孔的外形简单或者面积较小，避免降低硬掩膜的强度。

继而，将第一硬掩膜布置在其上尚未形成电极的压电基板上，以便接下去利用薄膜沉积工艺，如溅射或真空蒸镀工艺在其上形成振动电极和各引线电极。在薄膜沉积过程中，对所述硬掩膜加热；然而，由于有如上述那样，这种硬掩膜的强度较高，所以能够形成高精度的电极图样。

然后，再将第二硬掩膜布置在已经形成所述振动电极和引线电极的压电基板上，以便按同样的方式利用薄膜沉积工艺至少形成所述各接线端电极。与此同时，为防止断线，使由第一硬掩膜形成的各引线电极部分地重叠在接线端电极上，或者重叠在由第二硬掩膜形成的部分引线电极上，以增大各电极的厚度。但由于重叠的部分位于与振动电极离开三倍于压电基板厚度或更多的位置处，所以由振动电极产生的压电振动几乎不受重叠部分的影响，同时也避免了由不需要的振动或反射波所引起的特性下降。

并不要求将电极材料粘附到一个位置，那会直接引起电特性的下降，以致使电极外形的精度受到很大的损害。在采用分离之硬掩膜的情况下，由于先前附着之电极材料厚度的缘故，使第二硬掩膜或后一硬掩膜自基板被推向上，以致在该硬掩膜与基板之间产生缝隙。当电极材料进入这种缝隙时，会产生最后电极被弄污或其形状方面的偏差，同时造成电特性下降。

于是，最好给压电基板表面与第二硬掩膜之间的接触面提供凹入部分，用以容纳由第一硬掩膜形成的振动电极和各引线电极。

这就是说，在把第二硬掩膜布置于压电基板上时，所述振动电极和各引线电极被容纳于所述第二硬掩膜上形成的凹入部分内，防止第二硬掩膜浮置于压电基板上。相应地，当形成接线端电极和引线电极时，就不会产生所述的弄污或电极形状的偏差，防止特性的下降。