[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

包括有第一区和第二区的第一单晶半导体层；

至少部分设在所述第一区内的电学半导体元件；

覆盖着所述第二区的第二单晶化合物半导体层；以及

至少部分设在所述第二单晶化合物半导体层内的第二半导体元件。

2.如权利要求1所述的半导体器件，还包括设在所述第一区和所述第二单晶化合物半导体区之间的单晶氧化物层。

3.如权利要求2所述的半导体器件，还包括有源半导体元件和所述第二半导体元件之间的电互连。

4.如权利要求2所述的半导体器件，其中所述第一单晶半导体层包括硅，所述单晶氧化物层包括选自碱土金属钛酸盐、碱土金属锆酸盐以及碱土金属铪酸盐的一种材料。

5.如权利要求1所述的半导体器件，还包括有源半导体元件和第二半导体元件之间的电互连。

6.一种集成电路，包括：

第一调节缓冲层；

覆盖着所述第一调节缓冲层的第一单晶半导体层；

覆盖着所述第一单晶半导体层的第二调节缓冲层；以及

覆盖着所述第二调节缓冲层的第二单晶半导体层。

7.如权利要求6所述的集成电路，其中：

所述第一和第二单晶半导体层之一是单晶化合物半导体层；以及

所述第一和第二单晶半导体层中的另一个是单晶IV族半导体层。

8.如权利要求6所述的集成电路，其中：

所述第一单晶半导体层具有相对于第一调节缓冲层的晶体取向旋转大致45°的晶体取向；

所述第二调节缓冲层具有相对于第一单晶半导体层的晶体取向旋转大致45°的晶体取向；并且

所述第二单晶半导体层具有相对于第二调节缓冲层的晶体取向旋转大致45°的晶体取向。

9.如权利要求6所述的集成电路，其中：

所述第一调节缓冲层以及所述第一单晶半导体层具有不大于约2.0％的晶格失配，并且所述第一单晶半导体层的厚度至少约为20nm；并且

所述第二调节缓冲层和所述第二单晶半导体层具有不大于约2.0％的晶格失配，并且所述第二单晶半导体层的厚度至少约为20nm。

10.如权利要求6所述的集成电路，还包括位于在所述第一调节缓冲层下面的单晶IV族衬底。

11.一种集成电路，包括：

调节缓冲层；以及

有源器件，其中所有的有源器件至少部分位于单晶化合物半导体层之中或在其之上，并且该单晶化合物半导体层覆盖着调节缓冲层。

12.如权利要求11所述的集成电路，其中：

该集成电路包括有电子元件；

所述电子元件包括有源器件和至少一个其它元件；并且

所有电子元件至少部分位于单晶化合物半导体层之中或在其之上，该单晶化合物半导体层覆盖着调节缓冲层。

13.如权利要求11所述的集成电路，其中所述化合物半导体层具有相对于调节缓冲层的晶体取向旋转大致45°的晶体取向。

14.如权利要求11所述的集成电路，还包括位于调节缓冲层下面的单晶IV族半导体衬底。

15.如权利要求14所述的集成电路，其中所述单晶IV族半导体衬底至少约为300毫米宽。

16.如权利要求14所述的集成电路，其中所述半导体缓冲层具有相对于所述单晶IV族半导体衬底的晶体取向旋转大致45°的晶体取向。

17.如权利要求14所述的集成电路，其中该集成电路具有选自以下特征的一个特征：

调节缓冲层具有相对于单晶IV族半导体衬底的晶体取向旋转大致45°的晶体取向；

调节缓冲层和单晶IV族半导体衬底具有不大于约2.0％的晶格失配，并且调节缓冲层的厚度至少约为20nm。

18.如权利要求14所述的集成电路，其中：

所述调节缓冲层具有相对于单晶IV族半导体衬底的晶体取向旋转大致45°的晶体取向；并且

所述调节缓冲层和单晶IV族半导体衬底具有不大于约2.0％的晶格失配，并且所述调节缓冲层的厚度至少约为20nm。

19.如权利要求11所述的集成电路，其中所述调节缓冲层和单晶化合物半导体层具有不大于约2.O％的晶格失配，并且所述单晶化合物半导体层的厚度至少约为20nm。