[发明专利]用于SONET的带内FEC编码器

权利要求书

1.一种带内FEC编码器，包括：

多个位编码器，用以接收具有额外开销的数据；

一个用以生成校验位的校验位生成器电路；

一个控制器，可控制地耦合到所述位编码器以及所述的校验位生成器，所述的控制器将所述的校验位插入到所述数据的额外开销中。

2.根据权利要求1的编码器，其中所述的数据额外开销具有一个段开销(SOH)以及行开销(LOH)，其中所述的校验位由所述的控制器插入到所述的SOH以及LOH中。

3.根据权利要求1的编码器，还包括一个检验位插入电路，其响应于所述的控制器，并且将所述校验位插入到所述的数据额外开销中。

4.根据权利要求2的编码器，其中所述的校验位插入电路包括一个第一电路，以及一个第二电路，该第二电路随第一电路而变化，以将所述的校验位插入到所述的SOH以及LOH。

5.根据权利要求1的编码器，还包括一个选择模式电路，用以选择性地控制所述编码的模式。

6.根据权利要求5的编码器，其中所述的选择模式电路具有一个编码所述的第一模式，具有编码时延关闭编码的第二模式，以及无编码时延关闭编码的第三模式。

7.根据权利要求1的编码器，其中所述的位编码器并行配置，以便所述的编码器时延少于15ms。

8.根据权利要求1的编码器，其中所述的校验位生成器包括一个第一线性反馈移位积存器(LFSR)。

9.根据权利要求8的编码器，还包括一个响应于所述第一LFSR的第二LFSR。

10.根据权利要求9的编码器，其中所述第一LFSR和所述第二LFSR工作于并行模式或者1位串行模式。

11.根据权利要求9的编码器，其中所述第一LFSR和所述第二LFSR被这样配置，即所述的数据可以被连续地移入所述的第一LFSR，并且转储到所述第二LFSR中，同时所述的校验位同时地产生并插入。

12.根据权利要求11的编码器，其中所述的第一LFSR被配置成移入所述的数据，并且将所述数据转储到所述第二LFSR中，其中所述第二LFSR用于移入所述的校验位。

13.根据权利要求12的编码器，其中所述的第一LFSR和第二LFSR使用多个多项式函数以及模2数学运算。

14.根据权利要求13的编码器，包括3个所述的多项式函数。

15.根据权利要求1的编码器，其中所述的编码器满足SDH标准的性能规范。

16.根据权利要求1的编码器，其中所述的编码器利用OC-48以及OC-192数据工作。

17.一种执行带内前向纠错(FEC)的方法，包括步骤：

a)将具有额外开销的数据移入编码器中；

b)为所述数据生成多个校验位；

c)将所述校验位插入所述数据额外开销中。

18.根据权利要求17的方法，还包括步骤：连续地将所述数据移入所述的编码器，同时生成所述的校验位，并且将所述校验位插入到所述额外开销中。

19.根据权利要求17的方法，其中所述的方法遵守SDK标准。

20.根据权利要求19的方法，其中所述的额外开销具有一个段开销(SOH)以及行开销(LOH)，还包括将校验位插入到所述的SOH以及LOH中的步骤。

21.根据权利要求17的方法，还包括步骤：利用一个响应于控制器的检验位插入模块，将所述校验位插入到所述数据额外开销中。

22.根据权利要求21的方法，还包括步骤：使用一个校验位插入电路，将所述校验位插入到所述SOH以及LOH中，其中该校验位插入电路包括一个第一电路，以及随着第一电路变化的第二电路。

23.根据权利要求17的方法，还包括步骤：使用一个用于选择性地控制所述编码模式的选择模式电路，以及使用一个线性反馈移位积存器(LFSR)来生成所述的校验位。

24.根据权利要求17的方法，还包括选择性地控制所述编码时延的步骤。