[发明专利]集成电路用电容元件的制造方法

说明书

本申请是发明名称为集成电路用电容元件及其制造方法、申请日为1995年11月30日、申请号为95119333.3的母案的分案申请。

本发明涉及使用介质膜的集成电路用电容元件的制造方法。

近几年，开发出将使用具有强介质膜那样的高介电常数的介质膜的电容元件用于随机存取存储器(RAM)的技术。在这种电容元件中，一般将钛酸锆酸铅(PZT)和钛酸钡锶(BST)等金属氧化物介质材料用于介质膜。在上电极和下电极中，使用与这种金属氧化物难于发生氧化反应的白金。又在下电极和硅基片之间，形成为使两者粘接性良好而由钛膜组成的粘接层和为防止粘接层与下电极反应而由氮化钛膜组成的扩散阻挡层。

使用强介质膜的电容元件，通常按以下所述的制造方法制作。

首先，在硅基片的表面已形成的绝缘层上，借助分别使用钛靶、氮化钛靶和白金钛靶的溅射法，依次形成钛膜、氮化钛膜和成为下电极的白金膜。

接着，利用溅射法或者溶胶-凝胶法，在白金膜上形成强介质膜，进而在该膜上利用溅射法形成成为上电极的白金膜。而且，在施行用于提高强介质膜的介电常数的热处理后，由蚀刻除掉前述各膜的不要部分并做成所定形状的电容元件。

在这样制造的电容元件中，当强介质膜热处理时在基片和白金膜间常常发生剥离和裂缝。这被认为是因为钛膜和氮化钛膜用不同工序形成、两膜没有连续地形成，两膜间的粘接强度必然不充分所致。

作为与上述不同的电容元件，知道的有在下电极和基片间形成二氧化钛膜来代替形成钛膜和氮化钛膜的电容元件。此二氧化钛膜起着粘接层和扩散阻挡层的作用。这种制造方法是首先在基片上依次形成钛膜、成为下电极的白金膜、强介质膜和成为上电极的白金膜，接着在氧气中由热处理将钛膜整体变换成二氧化钛膜。这种情况，基片和二氧化钛膜间的粘接强度也必然不充分。

本发明电容元件制造方法的一个形态，包括：在基片上形成钛或钽粘接层的工序、利用在该钛或钽表面区域离子注入非金属元素后进行热处理而形成由这种金属和非金属的化合物组成的化合物膜扩散阻挡层的工序、在这种化合物膜上形成钛或钽下电极的工序、在这种钛或钽上形成由金属氧化物组成的介质膜的工序、在这种介质膜上形成导电性钛或钽上电极的工序、有选择地蚀刻导电性钛或钽上电极和介质膜的工序、有选择地蚀刻钛或钽下电极的工序和有选择地蚀刻化合物膜扩散阻挡层和钛或钽粘接层的工序。

本发明电容元件制造方法的另一个形态，是利用在由溅射法形成钛或钽粘接层的中间阶段导入非金属元素气体，并继续进行溅射的方法来代替使用前述离子注入法，形成由这种金属和非金属化合物组成的化合物膜扩散阻挡层。

在利用这种制造方法制作的电容元件中，几乎不发生粘接层和扩散阻挡层界面的剥离。这被认为是因为在两者的界面有组成上的连续性，两者的粘接性得到改善。

图1是装载本发明电容元件的半导体装置的剖面图。

图2、图3、图4、图5、图6、图7和图8是表示这种电容元件制造工序的剖面图。

下面，参照附图对本发明的实施例进行说明。

实施例1

关于本发明的第一实施例，参照图1-图8进行说明。

如图1所示，在半导体基片1的规定区域分别用已有的集成电路形成技术，形成元件分离用绝缘膜2和此元件分离用绝缘膜2所围区域内由区域3以及控制电极4组成的MOS晶体管5。再形成层间绝缘膜6，覆盖上述各部分。在该层间绝缘膜6上形成由钛膜组成的粘接层7和由二氧化钛膜组成的扩散阻挡层8。在该扩散阻挡层8上，积层形成白金膜的下电极9、PZT的介质膜10、白金膜的上电极11。

进而，形成覆盖MOS晶体管5和用下电极9、介质膜10和上电极11构成的电容元件的保护膜12。在这种保护膜12和层间绝缘膜6上设置通过扩散区域3的接触孔13a，在保护膜12上设置通达下电极9和上电极11的接触孔13b。然后，采用已有的布线技术，形成经过接触孔13a和13b连接扩散区域3的铝布线14和连接下电极9和上电极11的铝布线15。为了防止白金和铝的反应并使连接部分的可靠性提高，又在铝布线15和白金电极9、11之间介入通常的氮化钛膜或者钛钨膜等反应防止膜(未图示)。

接着，对粘接层7、扩散阻挡层8和电容元件的制作方法进行说明。