[发明专利]高速数据缓冲器

权利要求书

1、一种高速数据缓冲器，其中包括：

上升边缘取样电路；

下降边缘取样电路；

所述上升边缘取样电路和下降边缘取样电路皆含有触发电路与取样时钟产生电路两部分，以确保在有噪声干扰时数据的正确性。

2、如权利要求1所述的高速数据缓冲器，其中上升边缘取样部分所述的触发电路是由一环型计数器所组成，输入一时钟信号而加以计数，可产生第一上升标记信号以及第二上升标记信号。

3、如权利要求2所述的高速数据缓冲器，其中上升边缘取样部分所述的每一上升边缘电路是通过串接数个正反器所组成，可储存所取样的数据，此串接的正反器的时钟输入是借由该时钟信号与该第一上升标记信号经过与门运算而产生第一上升取样时钟信号；同时借由该时钟信号与该第二标记信号经过与门运算进而产生第二上升取样时钟信号。

4、如权利要求1所述的高速数据缓冲器，其中下降边缘取样部分所述的触发电路是由一环型计数器所组成，输入一时钟信号而加以计数，可产生第一下降标记信号以及第二下降标记信号。

5、如权利要求4所述的高速数据缓冲器，其中下降边缘取样部分所述的每一下降边缘电路是通过串接数个正反器所组成，可储存所取样的数据，而此串接的正反器的时钟输入是借由该时钟信号与该第一下降标记信号经过或门运算而产生第一下降取样时钟信号；同时借由该时钟信号与该第二下降标记信号经过或门运算进而产生第二上升取样时钟信号。

6、如权利要求2所述的高速数据缓冲器，其中所述的上升边缘取样部分与下降边缘取样部分的环形计数器是通过环接数个D型正反器所组成。

7、如权利要求4所述的高速数据缓冲器，其中所述的上升边缘取样部分与下降边缘取样部分的环形计数器是通过环接数个D型正反器所组成。

8、如权利要求3所述的高速数据缓冲器，其中所述的上升边缘电路与下降边缘电路所使用的正反器，乃是通过运用D型正反器所连接组成。

9、如权利要求5所述的高速数据缓冲器，其中所述的上升边缘电路与下降边缘电路所使用的正反器，乃是通过运用D型正反器所连接组成。

10、如权利要求6所述的高速数据缓冲器，其中所述上升边缘部分与下降边缘部分的环接数个D型正反器所形成的环形计数器的前端，还个别包括有一D型正反器连接在该环形计数器的前端，以提供环形计数器所需的时钟信号。

11、一种高速数据缓冲器，分为上升边缘取样部分以及下降边缘取样部分，其中上升边缘取样部分包括有：

一环状计数器，为数据取样的触发信号，可用于产生取样数据所需的上升标记信号，以及通过使用数个正反器环接所组成的环形计数器；

数个上升边缘电路，是通过数个串接的正反器所串接，而数个正反器的时钟输入信号，是以时钟信号与该上升标记信号取与门运算而得；

以及该下降边缘取样部分包括有：

一环状计数器，为数据取样的触发信号，可用于产生取样数据所需的下降标记信号，以及通过使用数个正反器环接所组成的环形计数器；

数个下降边缘电路，是通过数个串接的正反器所串接而成，而数个正反器的时钟输入信号，则是以时钟信号与该下降标记信号取或门运算而得。

12、如权利要求11所述的高速数据缓冲器，其中所述的上升边缘取样部分以及下降边缘取样部分所给出的环形计数器所使用的正反器，是由D型正反器所组成。

13、如权利要求11所述的高速数据缓冲器，其中所述的上升边缘取样部分以及下降边缘取样部分所给出的数个上升与下降边缘电路所使用的正反器，是由D型正反器所组成。

14、一种高速数据缓冲器，其中包括有：

一环状计数器，是为下降边缘数据取样的触发信号，可用于产生取样数据所需的下降标记信号，以及通过使用数个正反器环接所组成的环形计数器；

数个下降边缘电路，是通过数个串接的正反器所串接而成，而数个正反器的时钟输入信号，则是以时钟信号与该下降标记信号取或门运算而得；

所述的下降边缘电路，在数据低电位切换时会多出一脉冲边缘，而此多出的脉冲边缘所取样的数据虽为错误，却可被其后所取样的正确数据覆盖过去，使数据错误不会发生，借以储存正确的数据。