[发明专利]特定用途的基于事件的半导体存储器测试系统

说明书

本发明涉及一种半导体测试系统，用于测试半导体集成电路，例如大规模集成(LSI)电路，更具体地说，是涉及一种低成本的半导体测试系统，该系统具有基于事件的测试器结构，其设置专用于测试特定型号的存储器件。本发明之基于事件的半导体存储器测试系统是通过自由组合多个性能相同或不同的测试器模块和一个算法模式产生模块而构成，该算法模式产生模块用于具体针对想要测试的存储器件产生一个算法测试模式，从而建立一低成本测试系统。除了安装在该测试系统的一主机中的该测试器模块和算法模式产生模块之外，还有一个只对于被测试的存储器才有的功能模块，该模块可以安装在测试固定装置中，从而构成一存储器测试系统，该系统既能实现存储器测试，又能实现与存储器测试相关的特别处理。

图1是表示一半导体测试系统之示例的示意方框图，该系统为常规技术中用于测试半导体集成电路(“被测器件”或“DUT”)的系统，也称为IC测试器。

在图1的示例中，一测试处理器11是一个专用的处理器，它设置于该半导体系统内，通过测试器总线TB以控制该测试系统的运行。根据测试处理器11的模式数据，一模式产生器12提供时序数据和波形数据分别给一时序发生器13和一波格式器14。测试模式由波格式器14采用模式产生器12的波形数据和时序发生器13的时序数据而产生，该测试模式通过驱动器15被提供给被测器件(DUT)。

在这种情况，被测器件(DUT)19是一存储器件，用于该DUT的测试模式包括地址数据、写入数据和控制数据。在该DUT的预定地址中写入预定数据后，地址中的数据被读出，以确定在存储器中的数据是否与该写入数据相同。

更具体地说，通过一模拟比较器16以一预定的起点电压为基准，把从该DUT19中读出的数据转换为逻辑信号；由逻辑(模式)比较器17，对该逻辑信号与所期望的、来自模式产生器12的数据值(写入数据)进行比较。该逻辑比较的结果被存储在故障存储器18并在以后的故障分析阶段被用到，该存储器18对应于该DUT的地址。在这种存储器测试中，用于写入或读出被测试存储器件的地址数据和写入数据可以是一个模式，该模式由一个基于数学算法的序列而产生。这样一个模式产生算法将根据特定的被测试存储器件之物理结构和测试目的而选择。

以上提到的电路结构被设置到该半导体测试系统的每一测试引线。因此，由于大规模半导体测试系统有大量的测试引线，例如从256个测试引线到2048个测试引线，相同数量的、如图1所示的电路结构被组合起来，实际的半导体测试系统成为一个很大的系统。图2所示为这样一个半导体测试系统的外观的一个示例。该半导体测试系统主要由一主机22、测试头24和工作站26组成。该工作站26是一台计算机，例如，配置有图形用户接口(GUI)，其功能是作为该测试系统与用户之间的接口。该测试系统的运行、测试程序的产生及测试程序的执行都是通过工作站26而被实施。主机22包括大量的测试引线，每一个都具有如图1所示的测试处理器11、模式产生器12、时序发生器13、波格式器14和比较器17。

测试头24包括大量的印刷电路板，每一电路板都具有如图1所示的引线电子线路20。驱动器15、模拟比较器16和用于切换被测器件引线的开关(未示出)被设置于引线电子线路20中。例如，测试头24为圆柱形，其中构成引线电子线路20的印刷电路板呈放射状排列。在测试头24的上表面，被测器件19被插入在操作板28之中心附近的测试槽中。

在引线电子线路20和操作板28之间，设置有一引线(测试)固定装置27，该固定装置27是一个接触式结构，用于通过它传送电信号。引线固定装置27包括大量的接触器，例如pogo引线(pogo-pin)，用于电连接引线电子线路20和操作板28。如以上所提到的，被测器件19从引线电子线路接收测试模式，并产生应答输出信号。

在常规的半导体测试系统中，为了产生施加于被测器件的测试模式，该测试数据已被采用，它由被称之为基于周期的格式(cyclebased format)来描述。在该基于周期的格式中，每一个在该测试模式中可变的格式是针对半导体测试系统的每一测试周期(测试器频率)而被描述。更明确地说，在该测试数据中的测试周期(测试器频率)描述、波形(波形种类、边缘时序)描述和向量描述详细说明了在特定测试周期中的测试模式。