[发明专利]数据通信系统的节点中多链路层到单个物理层的接口

说明书

发明背景

1.发明领域

本发明涉及一个数据通信系统，在该系统中多个节点通过传送同步和异步数据分组的高性能串行总线连接起来。这样的高性能串行总线是基于IEEE 1394标准，或类似的标准。同步数据分组包含数字音频或视频数据，或者其它合适数据。

2.相关技术描述

在关于高性能串行总线的P1394标准，即1995年10月16日公开的P1394草案8.0v3第30-31，151-152，154，161-163，345-357页中，对同步和异步数据通信进行了描述。在第30，31，151-152，154和163页上，同步和异步消息的消息格式得到描述。在附录J的第345-357页中，给出了用于把物理层接口电路和链路层接口内部地对接起来的接口规范。在根据IEEE 1394标准的数据通信系统中，通过一个端口将物理层接口外部连接到一个电缆。该电缆传送高速同步数据和不太关键的异步数据，同步数据是如典型的数字音频或视频数据或必须实时服务的其它高速数据，异步数据是如从一个音频或视频装置到另一个音频或视频装置的遥控数据。这样的音频和视频装置的例子是电视机、TV/VCR组合装置、照相机、DVD、机顶盒、便携摄象机等等。物理层接口控制着链路层接口的定时。通过链路层接口的配置，同步数据速率得到设定，典型的速率为100Mbit/s、200Mbit/s、400Mbit/s或甚至更高的速率。对于100Mbit/s的速率，物理层接口和链路层接口之间的数据通过一个两位并行总线进行交换。对于200Mbit/s和400Mbit/s的速率，分别使用4位和8位的并行总线。取决于驱动接口，3个或4个基本操作在内部并行总线上通过2位控制总线的判断而区分开来。当物理层接口正在驱动时，操作是空闲、状态、接收、和发送四种。当链路层正在驱动时，操作是空闲、保持和传送。各种操作的请求是通过在物理层接口和链路层接口之间的串行请求线路上传送请求实现的，这样的请求包括请求、速度的类型、读或写。请求类型包括内部总线的即时控制，或者用作同步数据的传送和判优。在第353页，描述了一个寄存器图，包含一个地址寄存器，用于标识其中包含物理层接口的数据通信系统的一个节点。由物理层接口产生的时钟信号控制着同步数据流的定时，这个定时典型的是一个125微秒的周期。物理层和链路层接口的组合通常在系统的节点中实现，作为两个芯片的一个芯片集。因此，外部连接到链路的物理装置能够向高性能串行总线发送和从其接收高速同步数据流，不同装置的数据流在时分复用或时间共享的基础上得到服务。

在菲利浦1999年3月10日的数据单“PDI1394P11A 3端口物理层接口”中，一个用于IEEE1394-1395系统的3端口物理层接口芯片得到说明。在第4页，表示了与链路层接口的对接，正如菲利浦1999年3月30日的数据单“PDI1394L21 1394全双工AV链路层控制器”描述的那样。在数据单PDI1394L21的第4页，链路层接口与两个音频/视频同步发送器/接收器的耦合，以及其进一步与一个主机接口的耦合得到显示。主机接口能被耦合到一个用于配置接口的外部处理器。

在IEEE 1394公开的PHY/LINK接口中，还有在所述的菲利浦数据单说明的PHY/LINK接口中，同步数据流的服务受到限制。在根据IEEE 1394标准的一个简单配置中，仅仅单个外部源如音频或视频装置的半双工同步通信能够得到服务。在菲利浦的PHY/LINK/AV接口中，两个半双工同步数据流或一个全双工同步数据流能在某个时间得到服务。特别是当在所谓的桥中采用PHY/LINK接口来桥接本地IEEE 1394子系统时，这样的限制是不利的。

在SONY的初级数据单“CXD 1947Q”中，一个对接到PCI总线接口的IEEE 1394链路层接口得到公开，该接口用于耦合一个物理层接口电路和一个PCI总线。

在由S.Mazor等编写，Kluwer学术出版社1993年出版的手册“VHDL指导”中，VHDL，VHSIC硬件描述语言，甚高速集成电路得到说明。VHDL是一个工具，用于使芯片设计者实现芯片的功能，特别是逻辑电路的功能。逻辑功能用高级语言进行描述，也通过编译器和仿真器来在芯片中实现逻辑结构。因此，提供了一种合适工具，用于为逻辑电路编程，比如FPLA，区域可编程逻辑阵列，而不需要象简单门电路那样，必须通过非常复杂但实际上并不灵活的逻辑电路设计来实现。