[发明专利]用于将未使用的配置位掉电以将功率消耗降到最小的电路

说明书

本发明一般涉及配置位(configuration bit)，更具体地说，涉及一种电路，其中可以将未使用的配置位掉电(power down)以将功率消耗降到最小，而不必将未使用的配置位编程。

大多数处理器具有一个或多个外围设备模块。这些外围设备模块通常具有基本(primary)配置位。该基本配置位用于启用／禁用(enable／disable)不同的外围设备模块。在很多情况下，外围设备模块还具有一个或多个辅助(secondary)配置位。这些辅助配置位用于“配置”(即校准)外围设备模块。辅助配置位用于微调在外围设备模块例如电阻、电流源和其它元件内部的调节元件。在很多应用中，基本和辅助配置位是可编程的熔丝(fuse)例如EPROM和EEPROM熔丝。

配置位的一种局限性是当未将配置位编程时，它们可能吸入电流。通过对相应的启用／禁用的配置位编程，禁用外围设备模块。当实现这一点时，不再需要用于校准外围设备模块的相应的配置位。然而，如果遗留未经编程的，未经编程的配置位则继续吸入电流。

因此，存在一种需要即提供一种用于将配置位掉电的电路。该电路当相应的外围设备模块未使用时，会能使任何未使用的配置位掉电，以将功率消耗降到最小。该电路还能使未使用的配置位掉电，以将功率消耗降到最小，不必对未使用的配置位编程。

根据本发明的一个实施例，本发明的目的是提供一种能将配置位掉电的电路。

本发明的另一个目的是提供一种电路，当未使用相应的外围设备模块时，其能使未使用的配置位掉电，以将功率消耗降到最小。

本发明的再一个目的是提供一种电路，其能使未使用的配置位掉电以将功率消耗降到最小，不必对未使用的配置位编程。

根据本发明的一个实施例，公开了一种用于将配置电路掉电的系统以将功率消耗降到最小。该系统具有至少一个用于配置外围设备模块的第一配置电路。一存储部件连接到外围设备模块和至少一个第一配置电路。该存储部件用于启用和禁用外围设备模块。该存储部件还用于当禁用该外围设备模块时，将该至少一个第一配置电路掉电，以将至少一个第一配置电路的功率消耗降到最小。在本发明的一个实施例中，该存储部件是一第二配置电路。

由对在附图中表示的本发明的优选实施例的如下更具体的介绍，使本发明的上述和其它目的、特征和优点更明显。

图1是在先技术的外围设备模块和其相关的配置熔丝(configuration fuse)的电路图。

图2是配置熔丝的详细电路图。

图3是用于当未使用相关的外围设备模块时使未使用的配置熔丝掉电的电路的详细电路图。

参照图1，该图表示在先技术的系统10。系统10具有一外围设备模块12。外围设备模块12连接到存储部件14。该存储部件14产生一通过缓冲器18发送的输出信号。存储部件14的输出信号用于启用和禁用外围设备模块12。在图1中所示的实施例中，该存储部件14是可编程的熔丝。外围设备模块12还具有一个或多个校准位(calibration bit)16。校准位16用于校准或微调外围设备模块12内的调节元件。在图1所示实施例中，校准位16也是可编程的熔丝。

通过对存储部件14编程禁用外围设备模块12。当禁用外围设备模块12时，不再需要校准位16。然而，当遗留未编程的存储部件14时，校准位16继续吸入电流。

参照图2，该图表示配置熔丝20。当配置熔丝20的存储单元22未编程时，存储单元22的阈值电压V_t低于门控电压(即行选电压)。因此，使存储单元22中的晶体管22A导通电流。如果休眠(Sleep)信号24是待用性的(即Sleep=‘0’)，NOR门26将输出一低(电平)信号，因此，使晶体管30导通电流。NAND(与非)门28将输出一高(电平)信号，因此，使晶体管32导通电流。RBIAS信号也为高(电平)。这就形成了一从晶体管30的源极通过RBIAS晶体管34和存储单元22，并通过晶体管32的电流路径。再次参照图1，对用于启用／禁用外围设备模块12的存储部件14编程，不再需要相应的用于校准外围设备模块12的校准位16。然而，如果遗留未编程的存储部件14时，校准位16继续吸入电流。