[发明专利]一种为闪存删除提供高外部电压的新方法

说明书

本发明涉及半导体存储器，特别是涉及快闪存储器(闪存)及为删除操作提供电压。

在现有的快闪存储器中，删除闪存单元的数据需要高的负电压和高的正电压。高负电压被加到闪存单元的栅极，高正电压被加到源极。漏极通常悬空。这样如果闪存单元在装配后要进行删除，就需要在闪存芯片中设置正电压激励电路和负电压激励电路。当极性相反的两个激励电路存在于同一芯片时，有几个问题就必须要解决。除了提高芯片功率外，需要适当的保护电路和隔离措施以隔离激励电路和避免装置崩溃。

使用内部激励电路执行闪存单元的删除操作是一个相对较慢的过程，这是因为在激励电路被激活后需要一定时间以达到所需电压。因此在制造过程的编程和删除中从外部向芯片提供高负电压和高正电压是有利的，这可以加速编程处理。在闪存单元的制造中提供高的正向电压已被公知了一段时间；但是由于处理高负电压的各种困难，从外部提供高负电压目前尚未应用。通过向包含闪存的芯片提供外部所加的高负电压和外部所加的高正电压，能够缩短删除/编程，降低功率消耗和加快生产速度。

本发明公开了一种方法和电路，其可允许从外部向包含闪存单元的包含或不包含高负电压激励电路和高正电压激励电路的芯片，加高负电压和高正电压给其中欲行删除的闪存单元。高负电压和高正电压通过芯片管脚连接到芯片并在制造过程中用于对芯片删除和编程。如果在装配后不需要对闪存单元进行删除和编程，在芯片上不设置高正电压激励电路和高负电压激励电路，则高负电压管脚和高正电压管脚是进行闪存删除的唯一电压源。

如果包含闪存单元的芯片具有高负电压激励电路和高正电压激励电路，该芯片在装配后可以由使用者进行删除/编程。在这种情况下，外部的高负电压和高正电压被并行地连接到相应激励电路的输出端，当使用外部高电压时该激励电路被控制截止。在装配前制造时使用外部高电压以缩短删除/编程时间，降低功率消耗和提高制造产量。在装配后若没有外部电压被连接到高负电压管脚和高正电压管脚，则使用者对闪存单元进行删除/编程必须使用内部激励电路。

一个高负电压电平切换电路，其使用位于一P型基片上的深N型阱中的一P型阱中NMOS晶体管，提供闪存单元栅极的偏置选择或撤选。为避免当加高的负电压给欲删除单元的栅极时对PN结的正向偏置，为NMOS晶体管使用了一包含位于一P型基片上的深N型阱中的一P型阱的三阱结构。该负电压电平切换电路向欲执行删除的闪存单元的栅极提供一高的负电压和向不欲执行删除的闪存单元提供一适中的正电压。

高负电压电平切换电路构成位于包含闪存的芯片上的一个电压控制模块的一部分。连接到控制模块的控制信号提供指导高负电压电平切换电路的输出状态的指令，令其切换在一高负电压以选择欲行删除的闪存单元和一适中的正电压以撤选删除状态的闪存单元。电平切换电路包含一对交叉耦合的N沟道晶体管，提供两种操作状态。包含两个P沟道晶体管的一电压选择电路，经一偏置缓冲电路连接到该一对交叉耦合的N沟道晶体管，以在两种操作状态之间择一。电压选择电路由两个输入电压进行切换，该两个输入电压令该一对交叉耦合的N沟道晶体管在两个状态之间切换，并驱动差分电路令其切换在一高负电压以选择欲行删除的闪存单元的栅极，和一适中的正电压以撤选正在删除状态的闪存单元的栅极。

与高负电压电平切换电路相类似，一高正电压电平切换电路提供一高正电压给欲行删除的闪存单元的源极和提供一适中的正电压给欲从删除操作撤选的闪存单元的源极。高正电压电平切换电路使用位于P型基片上的N型阱中的PMOS晶体管，为闪存单元的源极提供偏置选择和撤选。为避免当高正电压被加至欲行删除的单元的源极时正向偏置PN结，P沟道晶体管被置于一N型阱中。该正电压电平切换电路提供一高正电压给欲行删除的闪存单元的源极，和提供一适中的正电压给不欲行删除的单元的源极。

高正电压电平切换电路构成位于包含闪存的芯片上的电压控制模块的一部分。连接到控制模块的控制信号提供指导高正电压电平切换电路的输出状态的指令，令其切换在一高正电压以选择欲行删除的闪存单元和一适中的正电压以撤选删除状态的闪存单元。电平切换电路包含一对交叉耦合的P沟道晶体管，提供两种操作状态。包含两个N沟道晶体管的一电压选择电路，经一偏置缓冲电路连接到该一对交叉耦合的P沟道晶体管，以在两种操作状态之间择一。电压选择电路由两个输入电压进行切换，该两个输入电压令该一对交叉耦合的P沟道晶体管在两个状态之间切换，并驱动差分电路令其切换在一高正电压以选择欲行删除的闪存单元的源极和一适中的正电压以撤选删除状态的闪存单元的源极。