[发明专利]数据处理设备及其数据处理方法

说明书

本发明涉及一种数据处理设备，其中操作执行装置利用在数据存储装置中的存储数据执行处理操作，以及一种数据处理方法。

当前，几种数据处理设备被用于几种数据处理，这种数据处理设备根据所需的性能和工作环境形成几种形式。例如，在由IC(集成电路)所形成的数据处理设备被用于特定的应用中的情况下，它通常包括一种特定的电路装置，在此为ASIC(专用集成电路)。

例如，对于这种电路装置，尽管存在一种数据处理设备，其中包含象带隙电路这样的模拟电路，由于该模拟电路的总体特性因为生产错误而剧烈变化，在未包装芯片完成之后，该模拟电路的特性由数字电路所调节。

下面将参照图11描述一种数据处理设备的一个常规例子。另外，该图为示出一种数据处理设备的常规例子的内部结构的方框图。在此所示的常规数据处理设备100包括CPU(中央处理单元)101和非易失性存储器102，并且它们都连接到一条内部总线103。

在此所示的数据处理设备100实际上是微计算机(未示出)的一部分，并且该微计算机共用该数据处理设备100和CPU 101。位于该数据处理设备100的外部的ROM(只读存储器)、RAM(随机存取存储器)等等都连接到该CPU 101(未示出)，并且该微计算机由ROM、RAM和CPU 101所形成。

在该微计算机中，一个适当的控制程序预先作为软件和固件安装在ROM等上，并且通过对应于该控制程序的CPU 101的几种数据处理，数据处理设备100等等的每个部分被集中地控制。

该数据处理设备100的非易失性存储器102由象快速存储器、EEPROM(电可擦除可编程只读存储器)和FeRAM(铁电RAM)这样的非易失性性信息存储介质所形成，并且可从写地进行几种数据的数据存储。

另外，该数据处理设备100包括作为模拟电路的带隙电路104，和对应于操作执行装置的连接到该带隙电路104的调整电路105。作为数据存储装置的寄存器电路106连接到该调整电路105，并且该寄存器电路106与测试电路107一同连接到内部总线103。

寄存器电路由作为信息存储介质的FF(触发器)阵列所形成，用于可重写地进行几种数据的数据存储，并且预定的处理数据被通过测试电路107预先作为一种数据写入其中。该带隙电路104通过模拟操作产生预定数值的输出电压，并且调整电路105根据作为数据写入寄存器电路106中的处理数据调节该带隙电路104的输出电压的电压值。

如上文所述，由于具有内置微计算机的结构的数据处理设备100通过作为模拟电路的带隙电路104产生预定数值的输出电压，并且把它提供给微计算机的每个部分，该微计算机通过从数据处理设备100提供的输出电压进行操作，并且执行几种数字处理。

尽管该数据处理设备100由半导体集成电路所形成，但是包含在其内部的带隙电路104是一种模拟电路，相应地其特性由于薄膜技术的生产错误而剧烈变化。但是，该寄存器电路106通过调整电路105连接到带隙电路104，并且适当的处理数据被预先作为一种数据存储在该寄存器电路106中。

由于调整电路105根据寄存器电路106的处理数据调节该带隙电路104的工作特性，因此该带隙电路104可以稳定地产生适当数值的输出电压，并且该数据处理设备100可以正常地工作。

另外，在实际制造其中内置数据处理设备100的微计算机的情况下，作为一种LSI(大规模集成)芯片而完成的微计算机安装在LSI测试装置(未示出)上，并且其连接端连接到数据处理设备100的带隙电路104和测试电路107。

在这种情况下，由于该LSI测试装置确认该带隙电路104的输出电压的电压值，同时连续地通过测试电路107改变寄存器电路106的存储数据，电压值约等于理想值的处理数据将被作为数据写在寄存器电路106中。

按这种方式，当其中适当的处理数据被作为数据写在数据处理设备100的寄存器电路106中的微计算机被作为一种未包装芯片从制造方向用户方发货时，在用户方，可以把该未包装芯片的微计算机组装到电子仪器上。

在上述数据装置100中，由于调整电路106根据作为数据写在寄存器电路中的数字处理数据而调节带隙电路104的模拟操作，因此该带隙电路104可以稳定地产生适当数值的输出电压。

但是，如上文所述，即使制造方向用户方发送出该微计算机，其中适当的处理数据被作为数据写入在数据处理设备100的寄存器电路106中，但是有时由于使用条件或存储条件会造成集成电路106中的处理数据的丢失或异常。