“新华三半导体技术有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果117个，建议您升级VIP下载更多相关专利

[发明专利]一种网络芯片组网仿真验证系统-CN202311002002.X在审
发明人：周鹏;孙向东 -专利权人： 新华三半导体技术有限公司
申请日： 2023-08-09 - 公布日： 2023-10-24 - 主分类号： H04L41/14 文献下载
摘要：本申请实施例提供了一种网络芯片组网仿真验证系统，主控上位机用于将业务流表封装为第一配置报文，向网络交换机发送第一配置报文。网络交换机将接收到的第一配置报文转发至FPGA单板，然后FPGA单板解析第一配置报文得到业务流表。发包器构造第一业务报文，并发送第一业务报文至FPGA单板。FPGA单板根据业务流表对接收的第一业务报文进行转发。发包器在接收第二业务报文后，根据第一业务报文和第二业务报文，进行芯片功能验证。在本申请方案中通过FPGA单板模拟网络芯片功能，来完成网络芯片组网模型各个场景功能的覆盖验证，在节约成本的同时，提高了芯片设计质量，保证了芯片在组网场景下使用的正确性和稳定性。
一种网络芯片组网仿真验证系统

[发明专利]硬件压缩系统-CN202310870926.5在审
发明人：刘嘉奇;王耀强;马仕清 -专利权人： 新华三半导体技术有限公司
申请日： 2023-07-14 - 公布日： 2023-10-17 - 主分类号： H03M7/30 文献下载
摘要：本发明实施例提供了一种硬件压缩系统，包括第一存储模块，第一判决模块，第一压缩模块；第一压缩模块中预先配置有第一压缩算法；第一存储模块分别与第一判决模块和第一压缩模块连接；第一存储模块，用于获取并存储第一数据；第一判决模块，用于获取第一数据，并计算通过第一压缩模块对第一数据进行压缩的第一预估压缩率，当第一预估压缩率不大于压缩率阈值，向第一存储模块发送可压缩控制信号；第一存储模块，还用于响应于可压缩控制信号，将第一数据写入第一压缩模块；第一压缩模块，用于对第一数据进行压缩，得到第一压缩数据。本发明实施例提供的硬件压缩系统，能够提升数据压缩效果。
硬件压缩系统

[发明专利]一种除法器、数据处理方法及芯片-CN202310871665.9在审
发明人：马仕清;王耀强 -专利权人： 新华三半导体技术有限公司
申请日： 2023-07-14 - 公布日： 2023-10-13 - 主分类号： G06F7/535 文献下载
摘要：本申请实施例提供了一种除法器、数据处理方法及芯片，涉及数字电路技术领域，该除法器包括：选择模块、位宽分割模块和运算模块，选择模块与位宽分割模块连接，位宽分割模块与运算模块连接，其中，选择模块用于获取除数对应的目标倒数；位宽分割模块用于按照目标倒数的位排序，将目标倒数分割为多个部分，得到多个子倒数；按照被除数的位排序，将被除数分割为多个部分，得到多个子被除数；运算模块用于将多个子倒数分别与多个子被除数进行相乘，得到多个中间数；将多个中间数进行移位后相加，得到商和余数。应用本申请实施例提供的技术方案，能够降低除法运算的时延。
一种法器数据处理方法芯片

[发明专利]一种芯片测试设备及寄存器数据读写方法-CN202310871350.4在审
发明人：喻志伟;银磊;王锋 -专利权人： 新华三半导体技术有限公司
申请日： 2023-07-14 - 公布日： 2023-10-13 - 主分类号： G06F30/33 文献下载
摘要：本发明实施例提供了一种芯片测试设备及寄存器数据读写方法，涉及芯片验证技术领域，包括：在RGM接收到向虚拟寄存器中写入数据的写入指令的情况下，RGM确定上述写入指令指示的写寄存器模块的标识和目标传输变量；RGM基于对应关系，确定写寄存器模块的标识和目标传输变量的组合对应的写地址；RGM通过总线向DUT发送目标传输变量与写地址，其中，目标传输变量的取值为待写入数据；DUT将目标传输变量的取值写入写地址所指示的位置。应用本发明实施例提供的方案可以便于进行向寄存器写入数据的流水线操作。
一种芯片测试设备寄存器数据读写方法

[发明专利]一种SerDes芯片的筛选方法、装置及电子设备-CN202310682320.9在审
发明人：代西果 -专利权人： 新华三半导体技术有限公司
申请日： 2023-06-09 - 公布日： 2023-09-12 - 主分类号： G06T7/00 文献下载
摘要：本发明实施例提供了一种SerDes芯片的筛选方法、装置及电子设备，方法包括：基于预先确定的误码边界轮廓的目标坐标点，获取SerDes芯片对应的数字眼图中目标坐标点的误码率；误码边界轮廓是预先根据合格SerDes芯片对应的数字眼图中误码率为零的边界坐标点确定的；若目标坐标点中误码率为零的坐标点的第一比例大于预设的比例阈值，确定SerDes芯片为合格芯片。在本申请方案中基于预先确定的误码边界轮廓，获取SerDes芯片对应的数字眼图中目标坐标点的误码率进行判断，可以降低对SerDes芯片的误判，提高SerDes芯片的良率。并且只需要获取SerDes芯片的数字眼图中预先确定的误码边界轮廓的目标坐标点的误码率，相较于完整的数字眼图获取，能够缩短筛选时间，提高SerDes芯片筛选效率。
一种 serdes 芯片筛选方法装置电子设备

[发明专利]一种芯片验证方法及装置-CN202310685003.2在审
发明人：陈悦;王锋;王磊 -专利权人： 新华三半导体技术有限公司
申请日： 2023-06-09 - 公布日： 2023-09-12 - 主分类号： G06F30/33 文献下载
摘要：本发明实施例提供了一种芯片验证方法及装置。涉及芯片验证技术领域，应用于芯片验证设备，芯片验证设备中记录有PSS模型以及接口，PSS模型用于生成描述芯片中部件的场景文件，接口用于生成进行芯片验证的测试用例代码，上述方法包括：接收模型确定指令，在所存储的PSS模型中选择模型确定指令指示的目标PSS模型；基于目标PSS模型，生成目标场景文件；接收接口确定指令，在所存储的接口中选择接口确定指令指示的目标接口；基于目标接口，生成目标测试用例代码；运行目标场景文件构建芯片验证场景，运行目标测试用例代码生成测试用例；基于所构建的芯片验证场景与所生成的测试用例进行芯片验证。应用本发明实施例提供的方案可以实现芯片验证。
一种芯片验证方法装置

[发明专利]一种队列统计方法、装置、电子设备及存储介质-CN202310861389.8在审
发明人：马仕清;王耀强 -专利权人： 新华三半导体技术有限公司
申请日： 2023-07-13 - 公布日： 2023-09-12 - 主分类号： G06F3/06 文献下载
摘要：本发明实施例提供了一种队列统计方法、装置、电子设备及存储介质，涉及数据处理技术领域，方法应用于芯片，包括：获取针对目标队列的目标统计指令；响应于目标统计指令，从SRAM中读取目标队列的累计值；基于所读取的累计值，获得目标队列当前的目标累计值；基于目标累计值，生成目标队列的最终累计值；判断最终累计值是否超过预设阈值；在最终累计值未超过预设阈值的情况下，将最终累计值写入SRAM中目标队列对应的位置处；在最终累计值超过预设阈值的情况下，读取DRAM中目标队列的统计结果，基于最终累计值更新统计结果，并向DRAM中写入目标队列更新后的统计结果。应用本发明实施例提供的方案能够缩短队列统计过程的时长。
一种队列统计方法装置电子设备存储介质

[发明专利]一种芯片测试方法、装置、电子设备及存储介质-CN202310491974.3在审
发明人：王红梅 -专利权人： 新华三半导体技术有限公司
申请日： 2023-05-04 - 公布日： 2023-08-25 - 主分类号： G06F11/22 文献下载
摘要：本发明实施例提供了一种芯片测试方法、装置、电子设备及存储介质，应用于芯片测试技术领域，方法应用于芯片原型测试平台，芯片原型测试平台与网络芯片原型相连，芯片原型测试平台通过TCL与网络测试仪器相连，方法包括：基于所存储的测试用例中的目标测试用例，对网络芯片原型进行配置；通过TCL向网络测试仪器发送与目标测试用例相对应的激励配置数据，以使网络测试仪器基于激励配置数据对自身进行配置，生成并向网络芯片原型发送外部激励；通过TCL接收网络测试仪器发送的测试数据；基于所存储的测试脚本对测试数据进行处理，生成测试结果。应用本发明实施例提供的方案能够在网络芯片原型测试的过程中实现自动配置，简化网络芯片原型的测试过程。
一种芯片测试方法装置电子设备存储介质

[发明专利]芯片内部信号的串/并转换电路、方法及芯片-CN202310552653.X在审
发明人：游佳静;苏振 -专利权人： 新华三半导体技术有限公司
申请日： 2023-05-16 - 公布日： 2023-08-18 - 主分类号： H03M9/00 文献下载
摘要：本发明实施例提供了芯片内部信号的串/并转换电路、方法及芯片，电路包括：并串转换器和串并转换器；并串转换器用于接收多路并行信号，基于配置信息，依次向串并转换器串行传输每路并行信号的数据比特和序号标识比特；配置信息包括：每路并行信号的数据位宽和标识位宽；串并转换器用于串行接收每路并行信号的数据比特和序号标识比特，针对每一路并行信号，基于该路并行信号的序号标识比特确定该路并行信号的传输序号，并通过该传输序号对应的输出端口并行输出该路并行信号的数据比特。可通过灵活配置信息，提升信号串/并转换电路的通用性，多路并行信号可以复用串并转换器、并串转换器，从而节约硬件资源，有助于控制芯片面积。
芯片内部信号转换电路方法

[发明专利]芯片验证中支持热备和恢复的测试设备及相关方法-CN202310494134.2在审
发明人：秦海洋 -专利权人： 新华三半导体技术有限公司
申请日： 2023-05-05 - 公布日： 2023-08-11 - 主分类号： G06F11/22 文献下载
摘要：本发明实施例提供了一种芯片验证中支持热备和恢复的测试设备及相关方法，测试设备包括热备模块，恢复模块和功能模块；热备模块被配置为，用于通过配置总线获取芯片配置软件下发的寄存器配置序列，基于寄存器配置序列依次确定多个寄存器操作码，并将寄存器操作码存储至操作码备份文件；恢复模块被配置为，用于接收芯片配置软件下发的恢复指令，恢复指令中包含用于表征恢复点的寄存器操作码的第一数量；按照寄存器操作码的存储顺序，从操作码备份文件中依次获取第一数量的寄存器操作码，并基于获取到的寄存器操作码对功能模块进行重新配置。能够降低验证环境的恢复时间，提高芯片原型验证效率。
芯片验证支持恢复测试设备相关方法

[发明专利]一种芯片信号连通性验证方法及装置-CN202310531256.4在审
发明人：李天佑;王锋;王磊;郑文刚 -专利权人： 新华三半导体技术有限公司
申请日： 2023-05-11 - 公布日： 2023-08-08 - 主分类号： G06F30/398 文献下载
摘要：本发明实施例提供了一种芯片信号连通性验证方法及装置，涉及测试技术领域，包括：将输入信号输入运行DUT代码的芯片，得到实际输出信号，生成运行结果文件，上述运行结果文件表示上述芯片在运行上述DUT代码的情况下，上述输入信号与上述实际输出信号之间的实际对应关系；将表格格式的标准文件的格式转换为预设格式，得到预期文件，上述标准文件表示上述输入信号与预期输出信号之间的预期对应关系；基于上述运行结果文件与上述预期文件，对比上述实际对应关系与上述预期对应关系，得到芯片信号连通性验证结果。应用本发明实施例提供的方案可以实现对芯片信号连通性的验证。
一种芯片信号连通性验证方法装置

[发明专利]一种芯片验证方法、装置及系统-CN202110121144.2有效
发明人：高罗莹;蒋常龙;彭赢 -专利权人： 新华三半导体技术有限公司
申请日： 2021-01-28 - 公布日： 2023-07-21 - 主分类号： G06F30/367 文献下载
摘要：本申请提供了一种芯片验证方法、装置及系统，该方法应用于服务器中，所述服务器外接有需要验证的芯片的验证平台上，所述服务器包含有控制平面CP程序，所述芯片包括中央处理器CPU和用于与所述服务器通信的高速接口；所述方法，包括：所述服务器在确定所述CPU执行完用于芯片验证的初始化程序后，加载所述CP程序；运行所述CP程序以通过所述高速接口与所述芯片进行交互，完成所述芯片的功能验证。采用上述方法，在验证平台上进行芯片验证时，实现了芯片的高效验证。
一种芯片验证方法装置系统

[发明专利]一种报文处理方法、装置及网络芯片-CN202010758690.2有效
发明人：苏振;王磊 -专利权人： 新华三半导体技术有限公司
申请日： 2020-07-31 - 公布日： 2023-07-21 - 主分类号： G06F12/0877 文献下载
摘要：本申请提供了一种报文处理方法、装置及网络芯片，上述方法包括：针对接收到的每个请求报文，若该请求报文为读请求报文，则为该读请求报文分配标识符，将标识符写入该读请求报文的读请求信息中并缓存到第一缓存中；根据读请求信息生成读请求执行指令，执行读请求执行指令获得读请求数据并缓存至第二缓存中；将读请求数据的缓存地址和上述标识符之间的关联关系写入关联关系列表中；从第一缓存中读取当前读请求信息并解析得到标识符，从关联关系列表中获取当前读请求信息中的标识符对应的缓存地址；基于获取到的缓存地址从第二缓存中提取读请求数据，根据当前读请求信息和提取的读请求数据生成读响应报文。至此，提高了报文的并行处理效率。
一种报文处理方法装置网络芯片

[发明专利]一种包描述符拼接方法、网络处理器及电子设备-CN202310420533.4在审
发明人：曹华 -专利权人： 新华三半导体技术有限公司
申请日： 2023-04-19 - 公布日： 2023-07-07 - 主分类号： H04L47/12 文献下载
摘要：本发明实施例提供了一种包描述符拼接方法、网络处理器及电子设备。涉及网络技术领域，其中，上述方法包括：FCM接收DMA输出的报文的第一包描述符FD；FCM判断当前FCM中是否存储有第二FD，其中，第二FD与第一FD属于同一转发队列；若当前FCM中存储有第二FD，则FCM对第一FD与第二FD进行拼接，得到拼接FD，向TM发送拼接FD，以使得TM基于拼接FD对报文进行管理；若未存储有第二FD，则FCM判断报文的数据量是否小于预设数据量；若报文的数据量小于预设数据量，则FCM存储第一FD；若报文的数据量不小于预设数据量，则FCM直接向TM发送第一FD，以使得TM基于第一FD对报文进行管理。应用本发明实施例提供的方案能够提高TM处理报文的效率。
一种描述拼接方法网络处理器电子设备

[发明专利]模块验证方法、装置、接口代理模块、电子设备及介质-CN202310294521.1在审
发明人：郭龙成;杨立恒 -专利权人： 新华三半导体技术有限公司
申请日： 2023-03-23 - 公布日： 2023-06-23 - 主分类号： G06F11/22 文献下载
摘要：本申请实施例提供了一种模块验证方法、装置、接口代理模块、电子设备及介质，该方法中，第一适配模块对待验证数据进行适配处理，得到多拍数据；按照时序顺序将多拍数据依次发送给第一接口代理模块；第一接口代理模块在成功接收到一拍数据后，将该拍数据通过第一接口输入待验证模块，并将该拍数据发送给验证模型；第二接口代理模块采集待验证模块的第二接口输出的数据，在成功采集到一拍数据后，向第二适配模块发送该拍数据；第二适配模块对来自第二接口代理模块的数据进行适配处理，得到适配数据，并发送给验证模型；验证模型基于接收的数据对待验证模块进行验证。应用本申请实施例提供的技术方案，能够提高芯片的验证环境搭建效率。
模块验证方法装置接口代理电子设备介质

1
2
3
4
5
6
7
8
下一页»
尾页
共 117 条