专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1843034个,建议您升级VIP下载更多相关专利
  • [发明专利]光网络系统时间同步方法、系统及光网络设备-CN200810096171.3有效
  • 郑若滨 - 华为技术有限公司
  • 2008-05-09 - 2009-11-11 - H04J3/06
  • 本发明实施例公开了一种光网络系统主时钟侧的时间同步方法、光网络系统从时钟侧的时间同步方法、光网络设备、以及点到多点的光通信系统,涉及光网络领域,为解决在Ethernet over GEM的方式下时间同步的技术问题而设计光网络系统主时钟侧的时间同步方法包括:预先设置报文时标生成点的匹配规则;发送承载在第一下行帧的第一时报文;根据所述第一下行帧在光网络PON媒体访问控制层的帧数据,在匹配的报文时标生成点采集时间,作为发送所述第一时报文时的时间;发送承载在第二下行帧上第二时报文,第二时报文携带所述发送第一时报文时的时间。本发明实施例可用于光网络的时间同步。
  • 无源网络系统时间同步方法网络设备
  • [实用新型]一种晶体包地的PCB结构-CN202021654610.0有效
  • 李丽;王灿钟 - 深圳市一博科技股份有限公司
  • 2020-08-11 - 2021-03-30 - H05K1/02
  • 本实用新型公开了一种晶体包地的PCB结构,包括由上至下依次设置的表面走线层和若干个内部走线层,表面走线层上设置有无晶体、IC芯片及第一地铜皮,第一地铜皮设置在时钟输入管脚、时钟输出管脚、第一时走线及第二时走线的外围,每一内部走线层上均设置有第二地铜皮,第二地铜皮设置在时钟输入管脚和时钟输出管脚的外围,第一地铜皮通过多数个地孔与每一第二地铜皮连接,多数个地孔围绕着晶体、第一时走线及第二时走线分布。
  • 一种无源晶体pcb结构
  • [实用新型]多时钟毛刺切换电路-CN202320810042.6有效
  • 龚明杨;张明宇;刘徐港 - 武汉瑞纳捷半导体有限公司
  • 2023-04-04 - 2023-10-10 - H03K5/1252
  • 本申请公开了一种多时钟毛刺切换电路,多时钟毛刺切换电路包括切换电路和时钟选择电路。时钟选择电路用于输出第一时信号至第一信号输入端,并用于输出第二时信号至第二信号输入端,以及用于输出延迟信号至第三信号输入端。通过上述方式,时钟选择电路选择出要切换到的时钟,切换电路完成要切换到的时钟和现阶段工作时钟之间的毛刺切换,可用于多个不同相位/频率的时钟间进行自由切换,最终能够消除多时钟在切换时的毛刺。
  • 多时钟源无毛刺切换电路
  • [发明专利]确定以太时钟的方法和装置-CN201310392429.5在审
  • 陈聪 - 华为技术有限公司
  • 2013-09-02 - 2015-03-18 - H04L7/00
  • 本发明公开了一种确定以太时钟的方法和装置。该方法包括:接收第一时设备发送的第一时信息报文,该第一时信息报文用于指示该第一时设备的时钟信息;基于该第一时设备和当前的第二时设备的时钟信息包括的时钟设备标识以及下列信息中的至少一种信息:时钟设备质量等级、时钟信息传递跳数、时钟信息接收端口号和时钟信息发送设备标识,在该第二时设备的时钟和该第一时设备的时钟中,确定目标时钟;将该目标时钟确定为该第二时设备的时钟。本发明实施例的确定以太时钟的方法和装置,能够简单、高效且可靠地确定优选时钟,并能够避免时钟成环,简化时钟部署。
  • 确定以太时钟方法装置
  • [发明专利]一种时钟控制电路、芯片及时钟控制方法-CN202010797109.8在审
  • 李向阳;唐招运 - 合肥市芯海电子科技有限公司
  • 2020-08-10 - 2020-12-15 - G06F1/10
  • 本发明公开了一种具有时钟控制电路的芯片及时钟控制方法,时钟控制电路,应用于芯片,芯片内设置有第一时,时钟控制电路包括失效检测电路与时钟选通电路;失效检测电路分别连接第一时和预设的第二时,失效检测电路用于检测芯片的主时钟是否失效,其中芯片的主时钟为第一时或第二时;时钟选通电路分别连接失效检测电路、第一时和第二时,时钟选通电路用于根据失效检测电路的输出信号,在芯片的主时钟失效时,切换芯片的主时钟。本发明提供的芯片需求选不同时钟作为芯片时钟,并通过时钟控制电路,能够及时地进行时钟切换,给芯片系统足够的安全保障措施。
  • 一种时钟控制电路芯片控制方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top