“管脚”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果16370个，建议您升级VIP下载更多相关专利

[实用新型]一种双面管脚封装结构-CN202220417047.8有效
发明人：尹保冠;潘永胜 -专利权人：青岛歌尔微电子研究院有限公司
申请日： 2022-02-28 - 公布日： 2022-07-05 - 主分类号： H01L23/49 文献下载
摘要：本实用新型属于管脚封装技术领域，尤其涉及一种双面管脚封装结构，包括封装主体，在封装主体的至少一侧上间隔设有多个管脚，多个管脚依次向封装主体的两相对侧面弯折，位于奇数位置的管脚向对应的侧面弯折后并排设置，位于偶数位置的管脚向对应的侧面弯折后并排设置。由于奇数位置的管脚、偶数位置的管脚向相反的方向弯折，因此，只需要保证向同一侧面弯折的管脚之间的间距，就能避免焊接时管脚之间产生干涉，同时增加了向另一侧面弯折的管脚，增加了该侧上的管脚的总数量，增大了管脚密度，本实用新型的双面管脚封装结构解决了现有管脚封装结构的管脚密度小的问题，能够提高封装集成度。
一种双面管脚封装结构

[发明专利]一种内存管脚排布的方法、系统、设备和存储介质-CN202210605766.7在审
发明人：梁磊;秦清松 -专利权人：苏州浪潮智能科技有限公司
申请日： 2022-05-30 - 公布日： 2022-07-29 - 主分类号： G06F30/392 文献下载
摘要：本发明提供一种内存管脚排布的方法、系统、设备和存储介质，方法包括：在管脚阵列中选定包含第一数量行第二数量列管脚的中心对称六边形以形成最小排布，并将所述六边形从里到外分为三层；将所述六边形最外一层的管脚和最内层行方向上的管脚设置为地管脚，将中间层的管脚和最内层列方向上的管脚设置为信号管脚；将所述最内层第二方向上的管脚所在列的信号管脚按照顺序设置成两组DQS管脚；以及将除所述两组DQS管脚之外的信号管脚设置成DQ管脚。本发明将不同组间的DDR信号隔离，有效减小了组间串扰，在多组DQ排布的情况下，管脚占用数量最多降低50％，极大的节约了管脚数量。
一种内存管脚排布方法系统设备存储介质

[发明专利]LCD驱动电路、LCD液晶显示器及LCD驱动方法-CN201410757661.9有效
发明人：杜洋 -专利权人：青岛歌尔声学科技有限公司
申请日： 2014-12-10 - 公布日： 2015-03-25 - 主分类号： G09G3/36 文献下载
摘要：本发明涉及LCD驱动技术领域，提供一种LCD驱动电路、LCD液晶显示器及LCD驱动方法，包括LCD显示模组连接器M1和锁存器U1，M1的管脚D0/SDA至管脚D4分别对应连接GPIO8至GPIO12；管脚D5、管脚D6、管脚D7、管脚A0及管脚LCD_RST分别与U1的管脚Q0至管脚Q4对应连接；GPIO8至GPIO12还与U1的管脚D0、管脚D1、管脚D2、管脚D3及管脚D4对应连接；管脚LCD_CS对应连接LCD_CS片选信号接口，管脚LCD_WR对应连接LCD_WR写入信号接口；管脚LE连接GPIO6，实现字段式和点阵式驱动LCD显示器，方便在成本控制和显示速度效率方面进行选择。
lcd 驱动电路液晶显示器方法

[实用新型]一种太阳能光伏发电智能充电器驱动电路-CN201420515129.1有效
发明人：邓永红;马红梅;张全柱 -专利权人：华北科技学院
申请日： 2014-09-09 - 公布日： 2015-01-07 - 主分类号： H02J7/00 文献下载
摘要：本实用新型涉及光伏发电技术领域，它公开了一种太阳能光伏发电智能充电器驱动电路，所述驱动电路采用驱动芯片HCPL4504驱动，包括原边输入端和副边输出端，所述原边输入端包括第一管脚、第二管脚、第三管脚和第四管脚，所述第二管脚、第三管脚分别与发光二极管的两个管脚相连，所述第二管脚引出端设有电阻2K，所述第三管脚引出端设有电阻10K；所述副边输出端包括电容104、第五管脚、第六管脚、第七管脚和第八管脚，所述第五管脚、第六管脚和第八管脚分别与三极管的三个管脚相连。
一种太阳能发电智能充电器驱动电路

[实用新型]一种具有新型管脚排列结构的单片机芯-CN201821311368.X有效
发明人：张铸;王春鹏;刘飞;杨春杰;刘阳;黄为 -专利权人：南京特尔驰电子科技有限公司
申请日： 2018-08-15 - 公布日： 2019-02-19 - 主分类号： G06F15/78 文献下载
摘要：本实用新型公开了一种具有新型管脚排列结构的单片机芯，包括第一管脚组、第二管脚组、芯片本体、第三管脚组、第四管脚组、第五管脚组和第六管脚组，所述芯片本体左侧上方设置有第一管脚组，且第一管脚组下方的芯片本体上固定有第二管脚组，所述第二管脚组左侧底部安装有第三管脚组，所述第五管脚组下方的芯片本体上设置有第四管脚组。该具有新型管脚排列结构的单片机芯，结构采用五组管脚组设置而成，可以兼容不同脚数的电路板，并且电源脚和接地脚皆位于同侧的第四管脚组内，取代了以前的斜交对称的排列结构，可以有效由于防止芯片插反而对芯片所造成的损伤
管脚排列结构芯片本体单片机芯第二管单片机电路板芯片本实用新型电源脚接地脚组设置同侧斜交组管对称兼容损伤

[实用新型]一种电子设备-CN201921420452.X有效
发明人：林晓彬;邹勇 -专利权人：云丁网络技术（北京）有限公司
申请日： 2019-08-29 - 公布日： 2020-04-17 - 主分类号： G06F13/40 文献下载
摘要：本实用新型提供一种电子设备，包括：控制芯片、接口母座和开关芯片，开关芯片的第一管脚和接口母座的输入/输入管脚连接，开关芯片的第二管脚和控制芯片的输入/输出管脚连接，第一管脚和第二管脚之间的连接处于连通状态或断开状态，控制芯片的控制管脚和开关芯片的使能管脚连接，且控制芯片的检测管脚和接口母座的探测管脚连接，接口母座连接具有自定义功能的接口公头和具有标准功能的接口公头时，探测管脚能够向检测管脚传输不同类型的电信号，触发控制芯片通过控制管脚向使能管脚输出不同类型的控制信号，以通过使能管脚使能第一管脚和第二管脚之间的连接，从而防止控制芯片接收到错误信号，进而降低接口母座所在电子设备的损坏。
一种电子设备

[发明专利]LED管脚折弯模具-CN201310356300.9无效
发明人：陈刚 -专利权人：都江堰市华刚电子科技有限公司
申请日： 2013-08-16 - 公布日： 2014-10-08 - 主分类号： B21F1/00 文献下载
摘要：本发明公开了一种LED管脚折弯模具，所述的LED管脚折弯模具包含一一对平行设置的管脚插条，所述的管脚插条之间设有一引导凸块，所述的管脚插条的两端分别设有一定位通孔，所述的定位通孔之间设有由管脚插孔组成的管脚插孔阵列本发明的LED管脚折弯模具利用管脚插条上的管脚插孔阵列，使用者可以直接将LED的管脚插到对应的管脚插孔中，然后推动引导凸块即可完成管脚的折弯，快捷方便，精确可靠，大大提高了LED管脚的折弯效率，实用性强
led 管脚折弯模具

[实用新型]一种控制接口及X射线发生器-CN201520412428.7有效
发明人：马威 -专利权人：北京铠威千福科技有限公司
申请日： 2015-06-15 - 公布日： 2015-09-30 - 主分类号： H05G1/30 文献下载
摘要：本实用新型实施例公开了一种控制接口及X射线发生器，控制接口包含第一管脚、第二管脚、第三管脚、第四管脚、第五管脚、第六管脚、第七管脚、第八管脚和第九管脚；第一管脚接收输出高压KV值的直流电平信号；第二管脚接收输出束流mA值的直流电平信号；第三管脚接收信号地；第四管脚接收射线开关正极输入信号；第五管脚接收射线开关负极输入信号；第六管脚连接高压状态指示灯；第七管脚连接过压保护指示灯；第八管脚连接过流保护指示灯；第九管脚连接过热保护指示灯
一种控制接口射线发生器

[实用新型]一种电子三极管-CN202121775016.1有效
发明人：刘若虹 -专利权人：揭阳市天籁电声科技有限公司
申请日： 2021-07-30 - 公布日： 2022-03-22 - 主分类号： H01L29/73 文献下载
摘要：本实用新型公开了一种电子三极管，包括三极管组件和防护组件，三极管组件包括集电极管脚、基极管脚、发射极管脚和外壳，集电极管脚、基极管脚和发射极管脚固定安装于外壳一侧，集电极管脚、基极管脚和发射极管脚外壁均与防护组件活动安装，防护组件包括防护板，防护板设于集电极管脚、基极管脚和发射极管脚外壁，防护板中部开设有三个长条插槽，三个长条插槽内腔分别与集电极管脚、基极管脚和发射极管脚外壁滑动连接。本实用新型通过给予防护板向外壳方向水平作用力，可将三个长条卡槽分别与三个管脚的外壁滑动连接，进一步的将防护板定位在三个管脚外壁处，使得三个管脚相对固定，提高了三极管后续使用时的寿命。
一种电子三极管

[发明专利]一种提高电力电子开关驱动器抗干扰性能的电路-CN201811507229.9在审
发明人：张良;燕翚;朱宁辉;王蓓蓓;武丹;詹雄;王轩;王宇红 -专利权人：中电普瑞科技有限公司;南瑞集团有限公司
申请日： 2018-12-11 - 公布日： 2020-06-19 - 主分类号： H03K17/16 文献下载
摘要：本发明公开了一种提高电力电子开关驱动器抗干扰性能的电路，所述电路包括：在驱动器的栅极驱动输出电压管脚(VO管脚)和驱动器的去饱和电压输入管脚(DESAT管脚)之间的一外置恒流源，在驱动器的去饱和电压输入管脚(DESAT管脚)和驱动器的输出电源电压管脚(VE管脚)之间的π型阻容吸收电路，驱动器的去饱和电压输入管脚(DESAT管脚)和驱动器的输出电源电压管脚(VE管脚)之间的瞬态抑制二极管，该电路可以有效提高驱动器的抗干扰性能
一种提高电力电子开关驱动器抗干扰性能电路

[发明专利]管脚测试辅助笔及其使用方法-CN201010264801.0无效
发明人：陈国义;田波 -专利权人：鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
申请日： 2010-08-27 - 公布日： 2012-03-14 - 主分类号： G01R1/02 文献下载
摘要：本发明提供一种管脚测试辅助笔及其使用方法。该管脚测试辅助笔包括笔杆及笔钩，所述笔杆为不锈钢或塑料材质制成，所述笔钩为不锈钢材质制成。该管脚测试辅助笔的使用方法包括：(A)将管脚测试辅助笔的笔钩套在集成电路芯片待测试的管脚上；(B)利用加热工具对该管脚进行加热使得该管脚与集成电路芯片焊接点处的锡融化，以致该管脚松动；(C)利用管脚测试辅助笔的笔钩将该管脚钩起进行测试；及(D)测试结束后，利用管脚测试辅助笔的笔杆将钩起的管脚压下，使得该管脚恢复到钩起前的状态。
管脚测试辅助及其使用方法

[实用新型]半导体封装结构-CN201721575823.2有效
发明人：华良 -专利权人：杭州友旺科技有限公司
申请日： 2017-11-22 - 公布日： 2018-05-22 - 主分类号： H01L23/31 文献下载
摘要：公开了一种半导体封装结构，其包括：底板，包括芯片基岛；多个管脚，分别与所述芯片基岛键合；以及封装体，覆盖所述芯片基岛，其中，所述多个管脚包括自一侧依次排列的第一管脚以及第二管脚至第N管脚，N为大于2的整数，所述第一管脚与所述第二管脚之间的距离大于所述第二管脚至所述第N管脚中相邻管脚之间的距离。根据本实用新型的半导体封装结构，通过增加管脚间距，且使若干个管脚依次错位排列，显著提高功率端或高压端与相邻管脚间的爬电电压，解决功率器件因爬电问题导致的失效。
半导体封装结构

[发明专利]一种服务器主板抗电磁干扰电路-CN201710742267.1在审
发明人：党杰 -专利权人：郑州云海信息技术有限公司
申请日： 2017-08-25 - 公布日： 2017-11-07 - 主分类号： H05K1/02 文献下载
摘要：本发明涉及服务器技术领域，提供一种服务器主板抗电磁干扰电路，包括clock buffer芯片；clock buffer芯片设有管脚BUF_IN、管脚CLKO、管脚CLK1、管脚CLK2、管脚CLK3、管脚GND、管脚VDD和管脚OE；管脚BUF_IN连接clock信号输入端，管脚CLKO、管脚CLK1和管脚CLK2分别对应连接至clock信号输出端，管脚CLK3引出的clock信号输出线路处于悬空状态；管脚CLK3引出的clock信号输出线路上设有返回通路，返回通路包括一匹配电阻R，从而解决了悬空clock线路引起的电磁干扰问题，降低了服务器产品电磁兼容认证风险，提高产品品质。
一种服务器主板电磁干扰电路

[发明专利]一种FPGA原型验证开发板管脚分配系统、方法、介质及终端-CN201911255139.X在审
发明人：曹叶;李川;李海宏;张吉锋 -专利权人：思尔芯(上海)信息科技有限公司
申请日： 2019-12-10 - 公布日： 2020-04-10 - 主分类号： G06F30/34 文献下载
摘要：本发明公开了一种FPGA原型验证开发板管脚分配系统、方法、介质及终端，所述系统包括：管脚检测模块，用于通过自测程序对开发板的管脚同时进行检测，并对检测的管脚进行标号，根据标号独立记录检测结果；检测结果处理模块，根据管脚检测模块的检测结果进行记录和处理，确定最佳的分配方式；管脚分配管理模块，根据检测结果处理模块的结果，对正常的引脚予以标记；损坏管脚管理模块，用户可以根据开发板的实际情况，设定开发板的具体管脚为损坏管脚；用户对损坏管脚进行二次判断，并对判定为损坏的管脚执行跳过处理，并导入管脚分配结果，取消分配结果中的损坏管脚，重新分配，可以按照用户的要求分配管脚，可有效解决背景技术中的问题。
一种 fpga 原型验证开发管脚分配系统方法介质终端

[发明专利]含有蜂巢排列模式的封装基板管脚的芯片及管脚排布方法-CN202310638394.2在审
发明人：王星;魏丽丽;廖梦婷;柳雷 -专利权人：篆芯半导体（南京）有限公司
申请日： 2023-06-01 - 公布日： 2023-08-01 - 主分类号： H01L23/498 文献下载
摘要：本公开涉及一种含有蜂巢排列模式的封装基板管脚的芯片，一种含有蜂巢排列模式的封装基板管脚的芯片，包括：排布在印刷板上的至少一行第一阵列的封装管脚以及至少一行第一阵列的封装管脚，其中，所述第一阵列的封装管脚作为奇数行封装管脚，所述第二阵列的封装管脚作为偶数行封装管脚，所述第一阵列的封装管脚与所述第二阵列的封装管脚交错排布使得所述芯片上的全部封装管脚呈蜂巢状排布。本公开的芯片采用了蜂巢管脚排列模式，同样数目的管脚相较于传统棋盘排列模式节省了约13.5％的面积。换言之，相较于传统的棋盘排列模式，采用了蜂巢排列模式可以使得相同面积多容纳15％的管脚数目。
含有蜂巢排列模式封装管脚芯片排布方法