“并行总线协议”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果270921个，建议您升级VIP下载更多相关专利

[发明专利]一种MODBUS和CC-Link协议转换装置及方法-CN202210985590.2在审
发明人：刘锋;高忠林;倪文秀;郭悦;翟宝亮 -专利权人：天津七所高科技有限公司
申请日： 2022-08-17 - 公布日： 2022-11-11 - 主分类号： H04L69/08 文献下载
摘要：本发明涉及一种MODBUS和CC‑Link协议转换装置及方法，通过在MODBUS总线网络以及CC‑Link总线网络的拓扑结构中构建协议转换装置，通过协议转换装置中的总线控制器、协议接收模块、协议发送模块、协议处理模块、地址转换模块、错误处理模块和总线配置模块，实现了MODBUS和CC‑Link总线协议的相互转换，转换时间短且具有确定性。本发明协议处理模块采用并行处理总线数据，使两种总线协议能够并行进行独立的读写操作，通过数据分配器避免数据读写冲突，达到数据高速读写。
一种 modbus cc link 协议转换装置方法

[发明专利]一种并行总线与UART总线间协议转换的方法及系统-CN201710561038.X在审
发明人：钱海军 -专利权人：郑州云海信息技术有限公司
申请日： 2017-07-11 - 公布日： 2017-11-14 - 主分类号： G06F13/42 文献下载
摘要：本申请公开了一种并行总线与UART总线间协议转换的方法，所述方法包括复杂可编程逻辑器件接收需要转换的信息，并将所述信息存储至构造模块的FIFO存储器中；其中，所述协议转换的过程在所述FIFO存储器中进行；对所述信息进行串并转换，并将串并转换后得到的所述信息发送至对应的总线；其中，所述总线包括并行总线和UART总线；该方法减少了协议转换过程中的芯片使用量，降低了系统功耗并提高系统稳定性，有利于减少一些信号线，方便layout走线；本申请还公开了一种并行总线与UART总线间协议转换的系统和复杂可编程逻辑器件，具有以上有益效果。
一种并行总线 uart 协议转换方法系统

[发明专利]并行总线协议以及基于协议实现板间数据交互的方法-CN202011474072.1有效
发明人：蒋连凤 -专利权人：安徽皖通邮电股份有限公司
申请日： 2020-12-15 - 公布日： 2022-11-25 - 主分类号： G06F13/42 文献下载
摘要：本发明公开一种并行总线协议以及基于协议实现板间数据交互的方法，应用在跨单板的两个可编辑逻辑器件之间使用并行数据总线与CPU的localbus总线进行数据交互的场景，以便完成有CPU单板对无CPU单板的访问，所述并行数据总线包括一根时钟信号线，一根起始信号线，n根并行信号线；所述n位并行信号线用于传输读写指示信号，多位地址信号和16位数据信号；并行信号线的读写状态机周期跟16/n的值有关，当n值越大，状态机的周期越小本发明的并行总线在总线数量上相比IFC总线数量，节约了连接器成本；相比于SMI等串行总线，访问效率得到了很大提高，且不存在访问地址空间的限制。
并行总线协议以及基于实现数据交互方法

[发明专利]MIC总线上的曼码转换方法-CN201110336512.1有效
发明人：陈亚宁;汪健;赵忠惠;王少轩;张磊 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2011-10-31 - 公布日： 2012-03-28 - 主分类号： H03M5/12 文献下载
摘要：本发明涉及一种MIC总线上的曼码转换方法，用于实现MIC总线与协议处理模块的通信，串行曼码数据包括同步头、串行数据字位、奇偶校验位；并行曼码数据包括由串行数据字位转换而来的并行数据字位；该方法通过发送模块、接收模块、使能模块来实现通信，使能信号通过使能模块控制发送模块和接收模块；接收模块接收MIC总线上的串行曼码数据，并将其转换为并行曼码数据后输出至协议处理模块中；发送模块接收协议处理模块送入的并行曼码数据，并将其转换为串行曼码数据后发送至MIC总线上。本发明通过使能模块控制的发送模块和接收模块来完成MIC总线与协议处理模块的通信，既可以实现码制的转换，又可以实现串/并转换，针对性强，接口简单。
mic 线上转换方法

[发明专利]一种基于JTAG协议的仿真装置-CN201610063492.8有效
发明人：扈啸;蒲伟;陈跃跃;郭阳;张世亮;王磊;肖珊;唐玉婷;谢春辉 -专利权人：中国人民解放军国防科学技术大学
申请日： 2016-01-29 - 公布日： 2018-06-19 - 主分类号： G06F11/36 文献下载
摘要：本发明公开一种基于JTAG协议的仿真装置，包括并行总线接口、JTAG接口、JTAG仿真处理IP核以及接口转换单元，JTAG仿真处理IP核的一端通过并行总线接口、接口转换单元连接调试主机，另一端通过JTAG接口连接目标芯片，JTAG仿真处理IP核通过并行总线接口、接口转换单元接收调试主机的调试数据，转换为JTAG数据后通过JTAG接口输出至目标芯片，以及JTAG仿真处理IP核通过JTAG接口接收目标芯片的JTAG数据，转换为符合并行总线协议的数据，经并行总线接口、通信接口转换单元输出至调试主机。
并行总线接口接口转换单元调试主机仿真装置芯片并行总线协议可扩展性能调试数据接收目标连接目标目标芯片通信接口转换单元输出转换

[发明专利]一种机载应答机的多总线接口系统-CN201811510781.3在审
发明人：周嘉宾;夏喜龙;唐川 -专利权人：四川九洲空管科技有限责任公司
申请日： 2018-12-11 - 公布日： 2019-05-07 - 主分类号： G06F13/38 文献下载
摘要：本发明公开了一种机载应答机的多总线接口系统，包括多总线输入模块、逻辑控制模块、数据处理模块和输出模块，所述逻辑控制模块包括协议解析模块和并行总线逻辑控制模块，所述多总线输入模块通过所述协议解析模块或直接与所述并行总线逻辑控制模块对应连接，所述并行总线逻辑控制模块通过所述数据处理模块对应连接所述输出模块。多总线接口系统兼容ARINC429总线、1553B总线、RS422总线和CAN总线四种机载总线，安装本系统的机载应答机在更换飞机平台时，仅通过更改软件配置文件即可实现飞机平台更换，机载应答机硬件和嵌入式软件均可保持不变，将因机载总线更改对机载应答机引起的改变降低至最小。
逻辑控制模块多总线应答机并行总线接口系统数据处理模块协议解析模块飞机平台机载总线输出模块输入模块软件配置文件嵌入式软件总线兼容

[发明专利]一种基于外设部件互联总线的内容查找芯片及系统-CN201210519718.2有效
发明人：张学锋;安文杰 -专利权人：华为技术有限公司
申请日： 2012-12-06 - 公布日： 2013-04-10 - 主分类号： G06F13/38 文献下载
摘要：本发明公开一种基于外设部件互联总线的内容查找芯片及系统，该内容查找芯片包括第一外设部件互联接口模块、协议转换模块及内容存储模块，协议转换模块通过并行总线与外设部件互联接口模块连接，内容存储模块与协议转换模块通过指令总线、数据总线连接，第一外设部件互联接口模块通过外设部件互联总线获取第一处理层数据包；协议转换模块通过并行总线获取第一处理层数据包，对第一处理层数据包进行解析并转换为能够被内容存储模块识别的操作请求和数据；内容存储模块存储内容，并根据操作请求进行操作并返回操作响应数据；指令总线传输操作请求；数据总线传输数据。
一种基于外设部件总线内容查找芯片系统

[实用新型]一种星载SpaceWire-1553B总线桥接器-CN201922478630.0有效
发明人：王伟;付慧 -专利权人：青岛欧比特宇航科技有限公司
申请日： 2019-12-31 - 公布日： 2020-08-28 - 主分类号： G06F13/38 文献下载
摘要：本实用新型公开了一种星载SpaceWire‑1553B总线桥接器，其中主控制器分别连接1553B协议芯片和SpaceWire路由芯片，对应1553B协议芯片和SpaceWire路由芯片分别设有SpaceWire总线和1553B总线，使得SpaceWire总线和1553B总线桥接相连，并行处理SpaceWire总线协议和1553B总线协议，实现两种协议的转换，也就是完成了SpaceWire和1553B协议的桥接，支持向SpaceWire网络各设备转发1553B总线指令，采集SpaceWire网络各设备的运行状态发送至1553B总线，跨总线的指令时延和遥测更新速度能够满足1553B总线的响应要求。
一种 spacewire 1553 总线桥接器

[实用新型]MVB网关及数据传输系统-CN201821412548.7有效
发明人：罗仁胜 -专利权人：广州众志诚信息科技有限公司
申请日： 2018-08-30 - 公布日： 2019-04-19 - 主分类号： G06F13/40 文献下载
摘要：本实用新型涉及一种MVB网关及数据传输系统，该MVB网关包括：第一总线接口电路、数据转换电路以及一个或多个第二总线接口电路；其中，第一总线接口电路包括MVB接口电路；第二总线接口电路包括UART接口电路、CAN接口电路或PCI接口电路，第一总线接口电路连接数据转换电路，用于与数据转换电路进行并行数据交互；数据转换电路用于将并行数据转换为串行数据，或将串行数据转换为并行数据；第二总线接口电路连接数据转换电路，用于与数据转换电路进行串行数据交互；在第一总线与第二总线之间实现不同数据协议之间的转换，以实现在MVB总线与其他协议总线上的数据类型的转换和数据的传输，为MVB总线提供多种接口，满足多种接口设备的要求
总线接口电路数据转换电路并行数据总线数据传输系统串行数据连接数据转换电路转换串行数据转换本实用新型接口设备数据类型数据协议传输

[实用新型]基于ARM7 CPU核的MVB－WORLDFIP网关-CN200720015711.1无效
发明人：宁寿辉;吴涛 -专利权人：中国北车股份有限公司
申请日： 2007-11-06 - 公布日： 2008-11-05 - 主分类号： H04L12/66 文献下载
摘要：本实用新型公开了一种基于ARM7 CPU核的MVB－WORLDFIP网关，其特征在于包括MVB板卡、WORLDFIP板卡及外围电路，并通过内部并行总线相连接；所述网关负责MVB和WORLDFIP数据流的转换，将机车现场MVB设备的数据流通过MVB总线接口及MVB控制器传送到网关的MVB板卡，经过协议转化，通过网关的并行总线传送到WORLDFIP板卡，再传送到机车现场的WORLDFIP设备；反之将机车现场WORLDFIP设备的数据流通过WORLDFIP总线接口及WORLDFIP控制器传送到网关的WORLDFIP板卡，经过协议转化，通过网关的并行总线传送到MVB板卡，再传送到机车现场的MVB设备。
基于 arm7 cpu mvb worldfip 网关

[实用新型]一种基于ARMCortex的多协议车辆诊断系统-CN201621198185.2有效
发明人：王春洋 -专利权人：上海迪璞电子科技股份有限公司
申请日： 2016-11-04 - 公布日： 2017-05-17 - 主分类号： G05B23/02 文献下载
摘要：本实用新型涉及一种基于ARM Cortex的多协议车辆诊断系统，分别与上位机和车辆电控单元连接用以实现基于多种协议的车辆诊断，所述多协议车辆诊断系统包括依次连接的通讯模块、ARM Cortex微控制单元和集成总线模块，所述通讯模块与上位机连接，所述集成总线模块与车辆电控单元连接，所述集成总线模块包括CAN总线、Lin总线和K‑Line总线，所述CAN总线、Lin总线和K‑Line总线的数量均为4路。与现有技术相比，本实用新型具有支持协议多、总线类型全面、可以并行传输以及诊断速度快等优点。
一种基于 armcortex 协议车辆诊断系统

[发明专利]一种I2C总线控制系统及方法-CN201110038903.5有效
发明人：刘才 -专利权人：东莞市泰斗微电子科技有限公司
申请日： 2011-02-16 - 公布日： 2011-05-25 - 主分类号： G06F13/38 文献下载
摘要：一种I2C总线控制系统，所述系统包括总线主机器件，总线从机器件，所述总线主机器件通过I2C总线与所述总线从机器件进行通讯，所述I2C总线包括一路时钟线和并行的多路数据线，所述并行的多路数据线用于并行地在所述总线主机器件和所述总线从机器件之间传输数据采用上面的方法后，系统不仅兼容I2C协议，而且，在同样的频率下，处理能力获得成倍的增加。
一种 i2c 总线控制系统方法

[实用新型]一种总线控制模块-CN201320849921.6有效
发明人：高帆;王光辉;魏琳 -专利权人：重庆川仪自动化股份有限公司
申请日： 2013-12-20 - 公布日： 2014-09-03 - 主分类号： G06F13/40 文献下载
摘要：本实用新型公开了一种总线控制模块，通过两线制总线将DP接口模块连接到内部集成有PROFIBUS-DP协议的协议芯片，通过并行总线与协议芯片相连的微控制器，分别于微控制器及仪表相连的光耦隔离电路。本方案通过PROFIBUS-DP协议实现现场总线的控制，用PROFIBUS-DP协议代替了4～20mA信号传输，实现了高速低成本通信，另外，PROFIBUS-DP协议可以实现现场设备和分散式I/O的控制和通信
一种总线控制模块

[发明专利]车载诊断系统协议的匹配方法及计算机可读存储介质-CN201810022591.0在审
发明人：刘炯钟;池炜宾;黄运峰;温禧;牛方超 -专利权人：厦门雅迅网络股份有限公司
申请日： 2018-01-10 - 公布日： 2019-07-16 - 主分类号： H04L12/26 文献下载
摘要：本发明公开了一种车载诊断系统协议的匹配方法及计算机可读存储介质，方法包括：根据使用的总线类型，将各协议进行分组，得到CAN总线组、PWM总线组和K/L总线组；设置搜索完成标志；当搜索完成标志为未完成时，同时对三个总线组进行搜索；当在所述三个总线组中的一个总线组中搜索到与车载诊断系统匹配的协议时，则将搜索完成标志设置为完成。本发明根据OBD协议所使用的总线类型的不同，以及车辆OBD的特性，把OBD协议分成三组，三个协议组同时并行检索，组间检索互不影响，这样可以把总线检索时间压缩一半以上，大大提高了OBD匹配速率。
总线组搜索车载诊断系统匹配计算机可读存储介质总线类型检索标志设置并行检索时间压缩总线完成时分组

[发明专利]一种用于高速并行计算的片间总线协议实现方法-CN202311078073.8在审
发明人：王聪;王嘉琦 -专利权人：成都金支点科技有限公司
申请日： 2023-08-25 - 公布日： 2023-09-29 - 主分类号： G06F30/394 文献下载
摘要：本发明请求保护一种用于高速并行计算的片间总线协议实现方法，获取发送节点待同步控制指令，其中，发送节点待同步控制指令通过对接收节点待同步控制指令进行串并转换缓存获取；基于发送节点待同步控制指令和接收节点待同步控制指令，确定发送节点待同步控制指令中的差异内容；对差异内容进行分析，确定位于由差异内容确定的控制芯片的引脚处的引脚指令；基于引脚指令，结合差异内容，创建差异内容对应的协议实现模块；基于协议实现模块对接收节点待同步控制指令对应的接收总线指令进行协议实现，获取协议实现后的发送总线指令。由此该方案解决了不同芯片以片外高速串行总线传输片内并行数据时，因握手信号错位而导致的传输错误问题。
一种用于高速并行计算总线协议实现方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条