“奇偶校验位”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果766678个，建议您升级VIP下载更多相关专利

[发明专利]一种状态机及其状态机的控制方法-CN201810945916.2在审
发明人：李林;李停;傅豪;袁庆;温建新 -专利权人：上海集成电路研发中心有限公司;成都微光集电科技有限公司
申请日： 2018-08-20 - 公布日： 2019-01-15 - 主分类号： G06F11/10 文献下载
摘要：本发明提供一种状态机及其状态机的控制方法，包括：利用对状态机的多个状态编码为状态码，每个状态对应的状态码有且仅有一位与其它位不同，所述状态码的位数与所述状态机的状态数量相同；所述状态机当前状态的状态码与输入数据经由组合逻辑获得状态机的下一状态的状态码及输出数据；对所述状态机的下一状态的状态码的进行奇偶校验获得一奇偶校验位；以及根据所述奇偶校验位确定所述状态机的下一状态的状态码是否出错。
状态机状态码奇偶校验位奇偶校验输出数据状态编码组合逻辑出错检错

[发明专利]编码装置、解码装置、编码/解码装置及记录/再现装置-CN200710184930.7无效
发明人：伊东利雄 -专利权人：富士通株式会社
申请日： 2007-10-30 - 公布日： 2008-05-07 - 主分类号： H03M13/29 文献下载
摘要：编码/解码器装置通过ECC码和奇偶校验码的拼接码来纠正错误，以防止电路规模的增大和提高纠错性能。该装置具有编码器，用于通过在每m(m≥2)位处将数据串交错为多个块，添加纠错码的奇偶校验并对每预定数量的位添加奇偶校验位，来生成拼接型编码数据，以防止电路规模的增大，即使该数据串被交错为多个块并且生成纠错码的奇偶校验也是如此此外，还提供了ECC解码电路，用于使用软输出解码器的似然和奇偶校验检查结果来纠正ECC解码数据串，因此也可以防止纠正性能的降低。
编码装置解码记录再现

[发明专利]多载波发送设备和多载波发送方法-CN200380101232.6有效
发明人：须藤浩章 -专利权人：松下电器产业株式会社
申请日： 2003-10-01 - 公布日： 2005-11-30 - 主分类号： H04J11/00 文献下载
摘要：编码部件(101)对要发送的数据进行turbo编码，输出奇偶校验位数据，也输出需要高质量的系统位数据。调制部件(102)对奇偶校验位数据和系统位数据进行调制。副载波安排部件(103)对要发送的数据进行重排，使得系统位数据将被安排在中心频率附近的副载波上，而奇偶校验位数据将被安排在两端附近的副载波上。OFDM部件(104)对要发送的数据执行正交频分多路复用，并将奇偶校验位数据和系统位数据安排到这些副载波上。
载波发送设备方法

[发明专利]检错和纠错电路-CN201710751357.7在审
发明人： P·B·伊卡斯;D·刘易斯 -专利权人：阿尔特拉公司
申请日： 2012-02-24 - 公布日： 2018-04-06 - 主分类号： G11C29/52 文献下载
摘要：检错电路可以包括用来执行奇偶校验的逻辑门。检错电路可以具有交错结构从而提供交错数据位处理，可以具有树形结构从而减少逻辑门延迟，并且可以流水线化从而优化性能。存储器电路可以结合交错结构被加载有交错奇偶校验位，从而提供多比特检错能力。奇偶校验位可以使用设计工具预先计算或在器件配置期间计算。
检错纠错电路

[发明专利]检错和纠错电路-CN201210044955.8有效
发明人： P·B·伊卡斯;D·刘易斯 -专利权人：阿尔特拉公司
申请日： 2012-02-24 - 公布日： 2017-09-26 - 主分类号： G06F11/08 文献下载
摘要：检错电路可以包括用来执行奇偶校验的逻辑门。检错电路可以具有交错结构从而提供交错数据位处理，可以具有树形结构从而减少逻辑门延迟，并且可以流水线化从而优化性能。存储器电路可以结合交错结构被加载有交错奇偶校验位，从而提供多比特检错能力。奇偶校验位可以使用设计工具预先计算或在器件配置期间计算。
检错纠错电路

[发明专利]航天数据保护方法、存储介质、计算机程序、系统、终端-CN202010154382.9有效
发明人：潘伟涛;董勐;邱智亮;邙嘉璐;殷建飞;黄进建 -专利权人：西安电子科技大学
申请日： 2020-03-07 - 公布日： 2021-09-28 - 主分类号： G06F11/10 文献下载
摘要：本发明属于数据保护技术领域，公开了一种航天数据保护方法、存储介质、计算机程序、系统、终端，构建生成矩阵、校验矩阵；获取FPGA需要存储的中间变量或航天数据；构建原始数据矩阵，计算每行数据对应的原始校验数据；对原始矩阵所在列中的数据进行异或，计算每列数据对应的奇偶校验位；构建交织矩阵，将得到的原始校验数据及奇偶校验位进行交织；将得到交织矩阵按行进行拼接；将带有校验位的数据存入到相应位宽的寄存器或者存储空间中；构建解交织矩阵；构建最终校验矩阵；对每行数据分别计算校正子；将最终校验矩阵进行异或；截取矩阵，按顺序进行拼接；产生检错标志。本发明提高了校验码的纠检错能力和通用性。
航天数据保护方法存储介质计算机程序系统终端

[发明专利]存储器件及其测试方法-CN202010966528.X在审
发明人：李桢埈 -专利权人：爱思开海力士有限公司
申请日： 2020-09-15 - 公布日： 2021-09-03 - 主分类号： G11C29/42 文献下载
摘要：一种采用片上ECC方案的存储器件包括多个存储体，每个存储体包括正常单元区域和奇偶性单元区域；多个奇偶性生成电路，每个奇偶性生成电路生成要存储在对应存储体中的正常单元区域中的写入数据的奇偶校验位；测试输入电路，通过比较相应存储体的奇偶校验位来生成公共测试比特位，以及通过将写入数据的比特位与公共测试比特位进行比较来生成独立测试比特位；多个写入电路，每个写入电路将写入数据写入到对应存储体中的正常单元区域以及将独立测试比特位写入到对应存储体中的奇偶性单元区域；以及多个测试输出电路，每个测试输出电路将从正常单元区域读取的数据与从对应存储体中的奇偶性单元区域读取的独立测试比特位进行比较。
存储器件及其测试方法

[发明专利]传输设备及其交织方法-CN201910887090.3有效
发明人：郑鸿实;金庆中;明世澔;安索瑞归·丹尼尔·罗百帝;贝勒卡西姆·穆霍什 -专利权人：三星电子株式会社
申请日： 2015-05-21 - 公布日： 2023-06-20 - 主分类号： H03M13/11 文献下载
摘要：所述传输设备包括：编码器，所述编码器配置成使用奇偶校验矩阵在输入位上执行低密度奇偶校验(LDPC)编码，从而生成包括信息字位和奇偶校验位的LDPC码字；交织器，所述交织器配置成将所述LDPC码字交织；以及调制器，所述调制器配置成将所交织的LDPC码字映射到调制符号上，其中，所述调制器还配置成将构成所述LDPC码字的多个组之中的预定位组中包括的位映射到所述调制符号的预定位上。
传输设备及其交织方法

[发明专利]传输设备及其交织方法-CN201910887764.X有效
发明人：郑鸿实;金庆中;明世澔;安索瑞归·丹尼尔·罗百帝;贝勒卡西姆·穆霍什 -专利权人：三星电子株式会社
申请日： 2015-05-21 - 公布日： 2023-06-27 - 主分类号： H03M13/11 文献下载
摘要：所述传输设备包括：编码器，所述编码器配置成使用奇偶校验矩阵在输入位上执行低密度奇偶校验(LDPC)编码，从而生成包括信息字位和奇偶校验位的LDPC码字；交织器，所述交织器配置成将所述LDPC码字交织；以及调制器，所述调制器配置成将所交织的LDPC码字映射到调制符号上，其中，所述调制器还配置成将构成所述LDPC码字的多个组之中的预定位组中包括的位映射到所述调制符号的预定位上。
传输设备及其交织方法

[发明专利]传输设备及其交织方法-CN201580027204.7有效
发明人：郑鸿实;金庆中;明世澔;安索瑞归·丹尼尔·罗百帝;贝勒卡西姆·穆霍什 -专利权人：三星电子株式会社
申请日： 2015-05-21 - 公布日： 2019-10-18 - 主分类号： H03M13/27 文献下载
摘要：所述传输设备包括：编码器，所述编码器配置成使用奇偶校验矩阵在输入位上执行低密度奇偶校验(LDPC)编码，从而生成包括信息字位和奇偶校验位的LDPC码字；交织器，所述交织器配置成将所述LDPC码字交织；以及调制器，所述调制器配置成将所交织的LDPC码字映射到调制符号上，其中，所述调制器还配置成将构成所述LDPC码字的多个组之中的预定位组中包括的位映射到所述调制符号的预定位上。
传输设备及其交织方法

[发明专利]恒幅编码双正交调制与解调装置-CN03153372.8有效
发明人：姜声辰;赵镇雄;朴喆禧;朱珉喆;洪大基;徐京鹤;金明珍 -专利权人：电子部品研究院
申请日： 2003-08-11 - 公布日： 2004-08-04 - 主分类号： H04J13/02 文献下载
摘要：恒幅编码双正交调制器，将串行数据转换成多组数据位，通过合并多组数据位而为每组产生奇偶校验位，根据每组中的数据位和每组的奇偶校验位而从多组正交码的每一组中选择一个正交码，调整其极性，以此进行双正交调制，将它们并行相加恒幅编码双正交解调器，将接收到的恒幅双正交调制数据进行解调，消除奇偶校验位，以产生串行数据，通过把已解调数据分为多组数据来检测是否发生错误，在没有错误的情况下，输出串行数据，作为已调制数据；而在检测到错误的情况下，依次转换错误组中的数据的位极性，比较接收到的双正交调制数据和恒幅编码双正交调制数据之间的距离，并据此选择其位极性已经改变的数据，作为已解调数据。
编码正交调制解调装置

[实用新型]一种串行通讯数据奇偶校验的装置-CN201120532693.0有效
发明人：刘中海 -专利权人：中国航空工业集团公司洛阳电光设备研究所
申请日： 2011-12-19 - 公布日： 2012-09-12 - 主分类号： G06F11/10 文献下载
摘要：本实用新型涉及一种串行通讯数据奇偶校验的装置，这个串行通讯数据奇偶校验的装置是通过可编程逻辑器件来实现的。该可编程逻辑器件通过使用了一个D触发器和一个异或逻辑实现了串行通讯数据奇偶校验。其校验过程是在采样时钟的上升沿将串行数据与Ｄ触发器正端输出的异或值移入Ｄ触发器中。本实用新型能够实现串行通信数据接收过程中奇偶性的检查，也能在发送时在数据位后附加上适当奇偶校验位。
一种串行通讯数据奇偶校验装置

[发明专利]用于编码和解码数据的方法和设备-CN200580027265.X有效
发明人：吴宇菲;T·基思·布兰肯希普 -专利权人：摩托罗拉公司
申请日： 2005-08-03 - 公布日： 2007-09-05 - 主分类号： H03M13/00 文献下载
摘要：对所接收的信息(401)计算奇偶校验位(403)。对每个编码率的最大编码长度定义基础模型矩阵(403)。对于对应于扩展系数z_f的编码长度，根据{p(i，j)}通过按比例换算p(i，j)来推导移位大小{p(f，i，j)}，并且对于第f个码，由{p(f，i，j)}定义的模型矩阵用于确定奇偶校验位
用于编码解码数据方法设备

[发明专利]速率匹配设备和速率匹配方法-CN03800419.4有效
发明人：丸若靖代 -专利权人：松下电器产业株式会社
申请日： 2003-01-30 - 公布日： 2004-07-28 - 主分类号： H04L29/08 文献下载
摘要：穿孔单元(106)根据每帧中信息位和奇偶校验位之排列规则判断是否仅仅对奇偶校验位执行穿孔，然后执行穿孔。这降低了在交织处理之后透平编码数据所需的处理，因此可能实现轻负荷速率匹配。
速率匹配设备方法

[发明专利]存储系统-CN201910161270.3在审
发明人：桑庞·保罗·欧拉利格;佛瑞德·沃里;奥斯卡·P·品托;杰森·马蒂诺 -专利权人：三星电子株式会社
申请日： 2019-03-04 - 公布日： 2019-09-13 - 主分类号： G06F11/10 文献下载
摘要：现场可编程门阵列包含第一数据保护控制器，第一数据保护控制器配置成进行以下操作：根据数据保护配置来管理对第一组固态盘的输入/输出请求和来自第一组固态盘的输入/输出请求；根据数据保护配置来生成奇偶校验位；以及将奇偶校验位存储在来自第一组固态驱动器的至少奇偶校验固态驱动器上
固态驱动器现场可编程门阵列存储系统数据保护输入/输出请求奇偶校验位第一数据固态盘控制器配置奇偶校验控制器配置存储管理