“多层堆叠结构”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9669169个，建议您升级VIP下载更多相关专利

[发明专利]金属包装的石墨层热管-CN201580074027.8在审
发明人： M·尼克霍;E·霍比 -专利权人：微软技术许可有限责任公司
申请日： 2015-12-30 - 公布日： 2017-09-26 - 主分类号： G02B7/00 文献下载
摘要：一种被用作被动式热导体的金属包装的多层石墨片堆叠。在堆叠中，每个片具有沿第一轴的高导热率的平面和沿第二轴的较低导热率的平面。该堆叠被创建成具有包括长度和宽度的三维形状，且该第一轴平行于所述长度被对齐，该多层堆叠具有小于该宽度的高度。第一金属结构围绕石墨片的该多层堆叠，其中该金属结构沿该多层堆叠的长度、宽度和高度包装该多层堆叠。
金属包装石墨热管

[实用新型]真空镀多层膜结构及电子设备后盖-CN202020359100.4有效
发明人：肖畅;侯博成;李景薇 -专利权人：布勒莱宝光学设备（北京）有限公司
申请日： 2020-03-20 - 公布日： 2021-01-05 - 主分类号： C23C14/00 文献下载
摘要：本实用新型提供一种真空镀多层膜结构，包括介质膜堆叠段和混合膜堆叠段，所述介质膜堆叠段包括相互堆叠的多层介质膜，所述混合膜堆叠段包括多层介质膜和多层金属膜，每层所述介质膜和每层所述金属膜依次相互交替堆叠形成所述混合膜堆叠段，所述介质膜堆叠段的介质膜与所述混合膜堆叠段的金属膜接触。通过本实用新型，提供一种简化真空镀工艺难度、提供颜色膜颜色效果和结合力的真空镀多层膜结构及电子设备后盖。
真空多层膜结构电子设备

[发明专利]多层芯片堆叠结构和多层芯片堆叠方法-CN202010860570.3有效
发明人：何正鸿;孙杰 -专利权人：甬矽电子（宁波）股份有限公司
申请日： 2020-08-25 - 公布日： 2020-12-04 - 主分类号： H01L23/31 文献下载
摘要：本发明的实施例提供了一种多层芯片堆叠结构和多层芯片堆叠方法，涉及芯片堆叠技术领域。该多层芯片堆叠结构包括基板、第一类芯片、第一塑封体和多个第二类芯片。该多层芯片堆叠结构支撑稳定，结构紧凑，体积小，打线容易，连接可靠。
多层芯片堆叠结构方法

[发明专利]存储器器件及其形成方法-CN202111195967.6在审
发明人：杨柏峰;杨世海;吕士濂;黄家恩;王奕;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-10-14 - 公布日： 2022-05-10 - 主分类号： H01L27/11597 文献下载
摘要：存储器器件包括衬底、多层堆叠、多个存储单元以及多个导电接触窗。衬底包括阵列区与阶梯区。多层堆叠配置在阵列区中的衬底上，其中多层堆叠的端部在阶梯区上延伸以成形为阶梯结构。多个存储单元分别设置在阵列区中的多层堆叠的侧壁上，且至少沿多层堆叠的堆叠方向排列。多个导电接触窗分别位于阶梯结构上。至少两个导电接触窗彼此电性连接。
存储器器件及其形成方法

[发明专利]多层芯片堆叠的封装结构及其制作方法-CN202211184866.3在审
发明人：唐燕菲;全昌镐 -专利权人：长鑫存储技术有限公司
申请日： 2022-09-27 - 公布日： 2023-01-03 - 主分类号： H01L23/367 文献下载
摘要：本发明提供一种多层芯片堆叠的封装结构。所述封装结构中，底部基板具有相对的顶面和底面；多层芯片在底部基板的顶面上自下而上依次堆叠，且多层芯片与底部基板电连接；顶部基板位于多层芯片的顶部并与多层芯片电连接；金属连接线连接底部基板和顶部基板。如此，多层芯片可以通过底部基板和顶部基板这两层基板散热，有助于提高堆叠封装产品的散热效果。本发明还提供一种多层芯片堆叠的封装结构的制作方法。
多层芯片堆叠封装结构及其制作方法

[发明专利]一种提高电容密度的多层堆叠结构及其制造方法-CN201110133616.2无效
发明人：张亮;胡友存;姬峰;李磊;陈玉文 -专利权人：上海华力微电子有限公司
申请日： 2011-05-23 - 公布日： 2012-04-11 - 主分类号： H01L29/92 文献下载
摘要：本发明一般涉及半导体集成电路制造领域，更确切的说，本发明涉及一种提高电容密度的多层堆叠结构及其制造方法。本发明提高电容密度的多层堆叠结构及其制造方法，通过采用多层电容堆叠，在一层金属层中制造出数倍于现有技术的电容器密度，而后采用简单有效的外接技术实现所有堆叠电容的并行连接，即构成多层堆叠结构；由于仅有电容区域进行多层堆叠
一种提高电容密度多层堆叠结构及其制造方法

[发明专利]堆叠结构的平面电容及其制作方法-CN202010355691.2在审
发明人：李峰;卢星华;陶玉红;周智勇;杨柳 -专利权人：深圳市峰泳科技有限公司
申请日： 2020-04-29 - 公布日： 2020-08-11 - 主分类号： H01G4/38 文献下载
摘要：一种堆叠结构的平面电容，包括多层平面电极和多层介质层，多层平面电极相互间隔设置，且相邻两平面电极之间连接介质层形成子电容，多层平面电极与多层介质层相互堆叠形成多个并联的子电容。本发明的堆叠结构的平面电容的电容密度高，面积大，既能保证堆叠结构的平面电容柔软特性，还能降低生产工艺难度，有利于降低生产成本。本发明还涉及一种平面电容的制作方法。
堆叠结构平面电容及其制作方法

[发明专利]一种多层堆叠式磁致伸缩剪切模态超声导波发射器-CN201610018748.3有效
发明人：唐志峰;吕福在;姜晓勇;张小伟;伍建军 -专利权人：浙江大学
申请日： 2016-01-12 - 公布日： 2018-06-19 - 主分类号： G01N29/24 文献下载
摘要：本发明公开了一种多层堆叠式磁致伸缩剪切模态超声导波发射器。磁致伸缩薄层结构包含两个正交缠绕式线圈和磁致伸缩薄片材料，多层磁致伸缩薄层结构通过环氧树脂粘结形成多层堆叠结构，多层堆叠结构的四周围和顶面通过塑料外壳包裹封装，多层堆叠结构的底面连接被测物体进行检测，多层堆叠结构的顶面与塑料外壳内顶面之间设有用于衰减反方向微应变的背衬阻尼层；每一层磁致伸缩薄层结构中的磁致伸缩薄片材料通过魏德曼效应产生剪切微应变，经线性叠加形成多层堆叠磁致伸缩剪切模态超声导波发射器的总输出微应变。
磁致伸缩发射器剪切模多层堆叠结构超声导波微应变多层薄层结构薄片材料堆叠式顶面环氧树脂经线磁致伸缩材料塑料外壳包裹饱和特性背衬阻尼被测物体发射功率塑料外壳剪切缠绕式反方向内顶面总输出底面堆叠封装衰减粘结正交叠加输出检测

[发明专利]发光元件-CN201010217321.9无效
发明人：李政宪;郭修邑 -专利权人：广镓光电股份有限公司
申请日： 2010-07-05 - 公布日： 2012-01-11 - 主分类号： H01L33/10 文献下载
摘要：一种发光元件包括导电基板、金属反射层、具有两种或两种以上折射率相异的材质交互堆叠的多层膜结构、透明导电层及半导体叠层。金属反射层配置于导电基板上，交互堆叠的多层膜结构配置于金属反射层上，透明导电层配置于交互堆叠的多层膜结构上，半导体叠层配置于透明导电层上。交互堆叠的多层膜结构中至少包含有一绝缘层，且上述的交互堆叠的多层膜结构更包含贯穿其中的导孔结构，使金属反射层与透明导电层之间产生电连接。上述发光元件具有可提高发光效率的优点。
发光元件

[发明专利]金属包装的石墨层热管-CN202111504833.8在审
发明人： M·尼克霍;E·霍比 -专利权人：微软技术许可有限责任公司
申请日： 2015-12-30 - 公布日： 2022-03-08 - 主分类号： G02B7/00 文献下载
摘要：在堆叠中，每个片具有沿第一轴的高导热率的平面和沿第二轴的较低导热率的平面。该堆叠被创建成具有包括长度和宽度的三维形状，且该第一轴平行于所述长度被对齐，该多层堆叠具有小于该宽度的高度。第一金属结构围绕石墨片的该多层堆叠，其中该金属结构沿该多层堆叠的长度、宽度和高度包装该多层堆叠。
金属包装石墨热管

[发明专利]一种键合结构及其制造方法-CN202010115676.0有效
发明人：占迪;胡杏;刘天建;胡胜 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2020-02-25 - 公布日： 2021-11-23 - 主分类号： H01L25/065 文献下载
摘要：本发明提供一种键合结构及其制造方法，由多层晶圆依次键合形成的晶圆堆叠，晶圆堆叠上阵列排布有芯片堆叠，所述芯片堆叠包括依次键合的多层芯片，芯片堆叠中形成有电引出结构，通过在芯片堆叠中形成电连接各层芯片中互连层的全引出结构，可以对整个芯片堆叠进行电性能测试，通过电连接的部分层芯片中的部分引出结构，可以对芯片堆叠中的部分层芯片进行电性能测试，和/或电连接单层芯片中互连层的单引出结构，可以对芯片堆叠中的单层芯片进行电性能测试，从而实现对芯片堆叠中单层或多层芯片的电性能测试，进而得到失效芯片的具体位置。
一种结构及其制造方法

[发明专利]半导体装置及其制造方法-CN202210061058.1在审
发明人：李健玮;李啟弘;颜邦廷;赖柏宇;李威養;林家彬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-19 - 公布日： 2022-12-27 - 主分类号： H01L21/8234 文献下载
摘要：方法包括在多层堆叠中图案化鳍状物及在鳍状物中形成开口的步骤，作为形成多层源极/漏极区域的初始步骤。形成开口进入鳍状物的寄生通道区域中。一旦形成开口，使用自下而上沉积制程在开口底部处沉积源极/漏极阻障材料至多层堆叠下方的位准。在源极/漏极阻障材料上形成多层源极/漏极区域。通过移除多层堆叠的牺牲层来形成纳米结构的堆叠，多层源极/漏极区域电耦合至纳米结构的堆叠。
半导体装置及其制造方法

[发明专利]三维堆叠半导体装置及其制造方法-CN201910106059.1在审
发明人：李冠儒 -专利权人：旺宏电子股份有限公司
申请日： 2019-02-01 - 公布日： 2020-08-04 - 主分类号： H01L27/11578 文献下载
摘要：一种三维堆叠半导体装置，包括多个图案化多层堆叠形成于一基板上方和位于基板的一阵列区域内，其中各图案化多层堆叠包括多个绝缘层和多个导电层交替地设置，且一顶部栅极层形成于此些导电层的上方；一垂直通道结构，位于图案化多层堆叠之间，且垂直通道结构包括一隧穿层形成于图案化多层堆叠上以及一通道层形成于隧穿层上，其中顶部栅极层的侧面直接接触隧穿层；和分离的局限结构，形成于邻近图案化多层堆叠的导电层侧壁的凹陷区域中，且各分离的局限结构包括一阻挡层形成于凹陷区域中以及一电荷捕捉元件与阻挡层和隧穿层接触
三维堆叠半导体装置及其制造方法

[发明专利]基板制造方法及多层堆叠结构-CN201210232443.4有效
发明人：魏敏芝;王芗筠;黄泰翔 -专利权人：友达光电股份有限公司
申请日： 2012-07-05 - 公布日： 2012-10-24 - 主分类号： B32B37/12 文献下载
摘要：一种基板制造方法及多层堆叠结构包含下列步骤：提供透明硬质基板；涂布胶体层至透明硬质基板的一表面；贴合软性基板至胶体层以形成多层堆叠结构；设置多层堆叠结构于反光板上方，其中反光板具有第一反射区及第二反射区，并且第一反射区的反射率大于第二反射区的反射率；以及对多层堆叠结构照射紫外光，致使胶体层固化为第一固化部与第二固化部。
制造方法多层堆叠结构

[发明专利]多层堆叠封装结构和多层堆叠封装结构的制备方法-CN202110375257.5有效
发明人：吴春悦;何正鸿 -专利权人：甬矽电子（宁波）股份有限公司
申请日： 2021-04-08 - 公布日： 2021-06-25 - 主分类号： H01L25/18 文献下载
摘要：本发明的实施例提供了一种多层堆叠封装结构和多层堆叠封装结构的制备方法，涉及芯片封装领域，该多层堆叠封装结构包括基板、第一基底芯片、第二基底芯片、多个第一结构芯片、多个第二结构芯片和塑封体，第一基底芯片和第二基底芯片对称贴装，同时多个第一结构芯片螺旋堆叠形成第一螺旋结构，多个第二结构芯片螺旋堆叠形成第二螺旋结构，使得多个第一结构芯片和多个第二结构芯片旋转且错位向上堆叠，通过采用中心对称和螺旋堆叠的方式，使得在第一基底芯片上能够同时堆叠多个第二结构芯片，提高了堆叠数量，降低了封装尺寸，并且螺旋错位的堆叠方式也有利于结构的散热和打线，同时也保证了结构的稳定性，增加了产品的集成度。
多层堆叠封装结构制备方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条