“错误位数”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果117761个，建议您升级VIP下载更多相关专利

[发明专利]容错存储器阵列和在存储器阵列中执行错误校正的方法-CN201980099620.6有效
发明人： J·L·麦科勒姆 -专利权人：微芯片技术股份有限公司
申请日： 2019-11-08 - 公布日： 2023-04-07 - 主分类号： G11C29/00 文献下载
摘要：一种用于向存储器阵列提供错误校正的方法，该方法包括：对于存储在存储器阵列(12)的数据存储器部分中具有至少一个位错误的每个存储器字，在错误PROM(24)中存储识别该数据存储器部分中的数据字的存储器地址的错误数据、每个位错误的位位置以及每个位错误的正确位数据；监测呈现给该数据PROM的存储器地址，如果呈现给该数据存储器部分的存储器地址是所识别的存储器地址，则从该错误PROM(24)中读取每个位错误的该位位置和每个位错误的该正确位数据；以及将该正确位数据替换到从该数据存储器部分读取数据的读出放大器(16)的每个所识别的位位置。计数器(42)用于对数据字中的多个位错误进行解码，这允许针对该数据字中的每个位错误在该PROM读取解码器区部(30)中编程单独的条目。
容错存储器阵列执行错误校正方法

[发明专利]存储器装置及其数据保持方法、存储器控制器-CN202110226820.2在审
发明人：洪硕男;张峨源 -专利权人：旺宏电子股份有限公司
申请日： 2021-02-26 - 公布日： 2022-05-06 - 主分类号： G06F11/10 文献下载
摘要：存储器控制器判定相关于存储器数据的错误位数。存储器控制器获得对应于所存取存储器分页的擦除计数，擦除计数指示在所存取存储器分页上进行的擦除操作的数目。存储器控制器至少基于擦除计数自一或多个错误阈值当中判定错误阈值。存储器控制器判定错误位数与错误阈值之间的关系。存储器控制器在错误位数与错误阈值之间的关系满足第一准则的情况下触发所存取存储器区块的数据更新。
存储器装置及其数据保持方法控制器

[发明专利]一种数据纠错方法及装置-CN202210279415.1在审
发明人：顾新理;唐鲲;杨天文;朱国良;李步蟾;张旭 -专利权人：华为技术有限公司
申请日： 2022-03-21 - 公布日： 2023-09-29 - 主分类号： G06F11/10 文献下载
摘要：其中方法应用于存储介质(如内存)中的待纠错数据，待纠错数据设置了列校验信息，列校验信息包括对所述待纠错数据的每一列数据的校验数据，该方法为：确定待纠错数据中的第一行数据包括不可纠正错误，基于所述待纠错数据的列校验信息对所述待纠错数据的每一列数据分别进行纠错，每一列数据中包括第一行数据中的一位数据。对于第一行数据的每一位数据而言，如果该位数据是错误的，那么该位数据所在列进行纠错后，该位数据便会被纠错，从而可以对第一行数据中的不可纠正错误进行纠错。
一种数据纠错方法装置

[发明专利]数据存储的方法和装置-CN201480036916.0有效
发明人：徐君;杨伟;刘海燕 -专利权人：华为技术有限公司
申请日： 2014-12-12 - 公布日： 2019-07-12 - 主分类号： G06F11/08 文献下载
摘要：接收写请求，写请求包括待写入数据和地址；根据地址确定目标闪存页的类型；根据目标闪存页的类型及待写入数据，计算目标闪存页的预测BER；根据目标闪存页的预测BER，确定待写入数据的目标ECC算法和目标纠错位数；根据目标ECC算法和目标纠错位数将待写入数据写入目标闪存页。本发明实施例中针对待写入闪存页的数据预测比特错误率，根据预测的比特错误率选择合适的ECC算法和纠错位数，并使用该ECC算法和纠错位数将待写入闪存页的数据写入闪存页，以便于对出现错误的数据进行纠错。该方法能够选择适当的ECC算法和纠错位数，节约ECC算法的纠错能力，因而能够降低纠错的计算量。
数据存储方法装置

[发明专利]一种数据纠错方法及装置-CN201611217683.1有效
发明人：张洪光;刘元安;吴军;李远辉;范文浩;吴帆;王怡浩;郭凤 -专利权人：北京邮电大学
申请日： 2016-12-26 - 公布日： 2020-10-27 - 主分类号： H04L1/00 文献下载
摘要：本发明实施例提供了一种数据纠错方法及装置，应用于包含发送模块和接收模块的器件，方法包括：对于所述器件的发送模块，针对待传输的N位数据进行网状逻辑编码，获得编码数据；将所述编码数据发送给所述器件的接收模块；对于所述器件的接收模块，根据所述组合规则对接收到的编码数据进行拆分，得到所述N位数据的每一位数据与所述每组至少两位数据对应的校验位数据；根据所述N位数据和所述每组至少两位数据对应的校验位数据，利用逻辑运算，确定所述编码数据中发生错误的数据；当发生错误的数据包含所传输的N位数据中的至少一位数据时，对所述N位数据中的至少一位数据进行纠错。
一种数据纠错方法装置

[发明专利]非易失性存储器中的软位数据的即时压缩方案-CN202210565632.7在审
发明人：华-玲·辛西娅·许;A·H·斯拉万;李延珑 -专利权人：桑迪士克科技有限责任公司
申请日： 2022-05-23 - 公布日： 2023-03-21 - 主分类号： G06F12/0866 文献下载
摘要：对于在错误校正操作中使用硬位和软位数据的非易失性存储器，即时压缩方案用于该软位数据。当软位数据传输到存储器的输入‑输出接口时，先压缩该软位数据再传输到ECC引擎存储器控制器，同时以未压缩形式传输硬位数据。
非易失性存储器中的数据即时压缩方案

[发明专利]数据错误处理方法、数据错误检查和纠正装置及系统-CN200810171869.7无效
发明人：徐长远;杨继涛 -专利权人：成都市华为赛门铁克科技有限公司
申请日： 2008-11-12 - 公布日： 2010-06-16 - 主分类号： G06F11/10 文献下载
摘要：本发明实施例公开了一种数据错误处理方法、数据错误检查和纠正装置及系统，一种数据错误处理方法，包括：获取数据块中出现错误的比特数；判断所述出现错误的比特数是否大于或等于预置的阈值，所述预置的阈值小于数据错误检查和纠正装置能纠错的最大比特位数目；如果所述出现错误的比特数大于或等于预置的阈值时，将存贮所述数据块的物理块标识为坏块。本发明实施例由于在判断出现错误的比特数大于或等于预置的阈值时，将存贮所述数据块的物理块标识为坏块，上述预置的阈值是小于数据错误检查和纠正装置能纠错的最大比特位数目的，因而可以有效避免出现不可纠错的错误发生，从而能够避免用户数据的丢失及错误修改用户数据。
数据错误处理方法检查纠正装置系统

[发明专利]存储器控制器、存储器系统以及操作存储器系统的方法-CN202210459056.8在审
发明人：林钟淳 -专利权人：爱思开海力士有限公司
申请日： 2022-04-27 - 公布日： 2023-04-21 - 主分类号： G11C16/26 文献下载
摘要：存储器控制器包括读取操作控制器、错误校正电路和读取电压控制器。读取操作控制器控制存储器设备通过具有不同电平的读取电压从存储器设备的被选择的页读取数据段。错误校正电路确定数据段的失效位数。读取电压控制器基于存储器设备的擦写循环计数以及指示失效位数中的最大失效位数的参考失效位数，从在第一读取电压表中包括的电压变化之中选择参考电压变化，并且基于参考电压变化以及失效位数中的对应的一个失效位数与参考失效位数的比值来调整读取电压中的每个读取电压的电平
存储器控制器系统以及操作方法

[发明专利]错误检测码生成电路-CN201911179754.7有效
发明人：车相彦;柳睿信;金荣植;杜粹然 -专利权人：三星电子株式会社
申请日： 2017-12-01 - 公布日： 2021-02-19 - 主分类号： H03M13/29 文献下载
摘要：一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号，基于多个第一单位数据和第一DBI位，使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。
错误检测生成电路

[发明专利]错误检测码生成电路以及包括其的存储器控制器-CN201711248279.5有效
发明人：车相彦;柳睿信;金荣植;杜粹然 -专利权人：三星电子株式会社
申请日： 2017-12-01 - 公布日： 2023-06-13 - 主分类号： H03M13/09 文献下载
摘要：一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号，基于多个第一单位数据和第一DBI位，使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。
错误检测生成电路以及包括存储器控制器

[发明专利]错误检测码生成电路以及包括其的存储器控制器-CN202110263452.9有效
发明人：车相彦;柳睿信;金荣植;杜粹然 -专利权人：三星电子株式会社
申请日： 2017-12-01 - 公布日： 2023-01-13 - 主分类号： G06F11/10 文献下载
摘要：一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号，基于多个第一单位数据和第一DBI位，使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。
错误检测生成电路以及包括存储器控制器

[发明专利]纠错处理方法和系统-CN201210273769.1在审
发明人：刘会娟;苏志强;潘荣华 -专利权人：北京兆易创新科技股份有限公司
申请日： 2012-08-02 - 公布日： 2014-02-12 - 主分类号： H04L1/00 文献下载
摘要：其中，该方法包括：根据当前系统所需要的纠错能力选择对应的纠错能力；按照选择的纠错能力设定纠错位数；按照设定的纠错位数进行错误搜索；计算当前代码中的错误个数；根据错误搜索结果和计算的所述错误个数对当前代码进行纠错
纠错处理方法系统

[发明专利]一种生成地理围栏的方法、电子设备及存储介质-CN202211319306.4在审
发明人：朱廷锴;聂大伟;徐传印;孙井川;陈天辉 -专利权人：荣耀终端有限公司
申请日： 2022-10-26 - 公布日： 2023-08-29 - 主分类号： H04W4/021 文献下载
摘要：本申请实施例提供一种生成地理围栏的方法、电子设备及存储介质，包括：获取第一定位数据；根据云侧的第二定位数据对所述第一定位数据进行数据清洗，得到目标定位数据；根据目标定位数据构建地理围栏，通过云侧服务器中不同用户的大量定位数据对电子设备侧的第一定位数据进行数据清洗，可以去除电子设备侧因定位偏移而采集到的错误定位信息，消除异常数据的影响，利用经过数据清洗后的目标定位数据来构建地理围栏，可以避免引入异常数据，进而避免引入错误的围栏接入点，提高生成的地理围栏的质量，同时
一种生成地理围栏方法电子设备存储介质

[发明专利]一种闪存数据通路校准的方法读校准方法-CN202211285424.8在审
发明人：刘凯;王璞;李瑞东 -专利权人：山东华芯半导体有限公司
申请日： 2022-10-20 - 公布日： 2023-05-09 - 主分类号： G06F3/06 文献下载
摘要：将读取数据与标准数据进行比较，选择错误位数最小的X_read参数作为后续系统运行的X_read参数使用。如果最小错误位数大于设定的阈值，则不更新X_read并进入写入校准过程。写入校准过程首先擦除B_data，对X_write参数进行写入处理，每次写入完成后都会使用读取校准的方式获取错误位数最小的X_read，如果错误位数小于阈值Y，则退出整个写入校准过程，更新X_write
一种闪存数据通路校准方法

[发明专利]半导体集成电路、存储装置和错误纠正方法-CN201910316896.7在审
发明人：坂东和彦;宫崎聪司 -专利权人：拉碧斯半导体株式会社
申请日： 2019-04-19 - 公布日： 2019-11-01 - 主分类号： H03M13/29 文献下载
摘要：本发明涉及半导体集成电路、存储装置和错误纠正方法。提供能够对超出错误纠正电路的纠正能力的位数的错误进行纠正的半导体集成电路。是一种半导体集成电路，进行来自对由数据部分和奇偶校验位构成的数据进行存储的存储器的数据的读出和数据的错误纠正，所述半导体集成电路包括：存储器控制器，从存储器读出数据；以及错误纠正控制器，具有有规定位数的纠正能力的错误纠正电路，进行读出的数据的错误纠正。错误纠正控制器对读出的数据进行利用错误纠正电路的错误纠正，基于错误纠正后的数据的数据部分和奇偶校验位来判定是否纠正了数据所包括的错误的全部，在判定为未纠正错误的全部的情况下，使数据的各位的数据值依次反转来执行利用错误纠正电路的错误纠正
错误纠正半导体集成电路错误纠正电路纠正读出奇偶校验位存储装置控制器判定存储器读出数据存储器控制器存储器存储