专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果2950561个,建议您升级VIP下载更多相关专利
  • [发明专利]锁相电路-CN201910536231.7在审
  • 陈建文 - 瑞昱半导体股份有限公司
  • 2019-06-20 - 2020-12-22 - H03L7/087
  • 本发明公开一种锁相电路,其包括延迟锁相及子采样锁相。延迟锁相用于将第一参考频率及第二参考频率锁相于输入频率,其包括相位修正电路、积分器、第一子采样相位检测器及第一电荷泵。子采样锁相经配置以预定的锁相频率产生输出频率,且输出频率锁相于第一参考信号,其包括第二子采样相位检测器、第二电荷泵、相位频率检测电路、电压控制振荡器及第一分频器。其中,第一子采样相位检测器及第二子采样相位检测器具有对称电路架构,且第一电荷泵电路及第二电荷泵电路具有对称电路架构。
  • 锁相环电路
  • [发明专利]锁相电路-CN202010803686.3在审
  • 王夫月;陈博文;林越 - 南京矽典微系统有限公司
  • 2020-08-11 - 2020-10-20 - H03L7/08
  • 本发明揭示了一种锁相电路,此电路核心包括模拟的比例通路和数字的积分通路,其积分通路包含有两个数字积分器,可以联合或者分别去控制VCO电路。本发明克服了纯粹模拟锁相或者纯数字锁相电路的缺点,不仅可以在普通的输出固定的频率的锁相的场合使用,还可以用在FMCW,SSC等特定场合的应用。
  • 锁相环电路
  • [实用新型]锁相电路-CN202021660549.0有效
  • 王夫月;陈博文;林越 - 南京矽典微系统有限公司
  • 2020-08-11 - 2021-01-26 - H03L7/08
  • 本实用新型揭示了一种锁相电路,此电路核心包括模拟的比例通路和数字的积分通路,其积分通路包含有两个数字积分器,可以联合或者分别去控制VCO电路。本实用新型克服了纯粹模拟锁相或者纯数字锁相电路的缺点,不仅可以在普通的输出固定的频率的锁相的场合使用,还可以用在FMCW,SSC等特定场合的应用。
  • 锁相环电路
  • [实用新型]锁相电路-CN02265826.2无效
  • -
  • 2002-07-24 - 2003-10-22 - H03L7/08
  • 本实用新型公开了一种通讯、导航、全球定位等电子产品中的锁相电路,通过在现有的锁相电路的晶振中并联一个备用晶振,输入时钟源和主、备用晶振的输出频率分别作为处理器的三个输入端,处理器对三个时钟的输出频率进行计数,计算主用晶振和备用晶振的准确度,判断两个晶振是否失效,如果其中一个晶振失效,则将没有失效的晶振切换到锁相工作电路,其输出作为锁相输出。本实用新型的锁相电路具有晶振失效的判别和备份功能,实现系统在晶振失效情况下自动切换,保证设备正常运行,尤其适用于要求锁相电路输出频率准确度较高的电子设备。
  • 锁相环电路
  • [实用新型]锁相电路-CN201620223819.9有效
  • 许磊 - 许磊
  • 2016-03-22 - 2016-08-03 - H03L7/08
  • 锁相电路。涉及一种软硬件结合的锁相电路。提供了一种控制算法简单,响应速度快且对电网电压不平衡不敏感,稳定性高的锁相电路。包括硬件部分和软件部分,所述硬件部分包括电压跟随器、低通滤波器、电压全周期过零检测电路模块和CPU,所述电压跟随器、低通滤波器、电压全周期过零检测电路和CPU依次连接;所述软件部分包括电压传感器和运算模块本实用新型由于采用了软件硬件结合进行锁相,所以与单纯软件锁相相比较具有控制算法简单,响应速度快的优点,与单一的硬件锁相相比较具有对电压不平衡敏感,响应速度快,稳定性高的优点。
  • 锁相环电路
  • [发明专利]锁相电路-CN201410111239.6在审
  • 佐原拓也 - 雅马哈株式会社
  • 2014-03-24 - 2014-09-24 - H03L7/085
  • 本申请公开了一种锁相(PLL)电路,其用于通过锁相来产生与外部时钟同步的生成时钟。所述PLL电路包括第一检测器和测量装置,第一检测器用于检测生成时钟是否与外部时钟同步,所述测量装置用于测量外部时钟从上升到下降的高电平时间和外部时钟从下降到上升的低电平时间中的至少一个。在生成时钟与外部时钟同步的情况下,当检测到高电平时间或低电平时间的波动变为等于或大于预定值时,PLL电路将生成时钟的频率固定为在这个时间点输出的频率,并且持续输出具有固定频率的生成时钟。
  • 锁相环电路
  • [发明专利]锁相电路-CN202110262042.2在审
  • 李芹;车大志 - 苏州芯捷联电子有限公司
  • 2021-03-10 - 2021-06-22 - H03L7/18
  • 本申请涉及一种锁相电路,其中,该锁相电路包括:压控振荡器,用于产生高频时钟信号;分频器,用于将高频时钟信号进行分频,得到低频信号;鉴频鉴相器,用于将低频信号与参考信号在时域上比出超前或滞后,得到时域快慢信号;电荷泵电路,用于将时域快慢信号转换成电流幅度信号;环路滤波器,用于将电流幅度信号转变成电压信号,以反馈控制压控振荡器;自动频率校准电路,与压控振荡器相连接,用于确定压控振荡器的电容阵列控制字,其中,电容阵列控制字用于调整压控振荡器产生的高频时钟信号的频率
  • 锁相环电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top