“递归运算”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果136010个，建议您升级VIP下载更多相关专利

[发明专利]放射线摄像装置和放射线检测信号处理方法-CN200680053369.2无效
发明人：冈村升一 -专利权人：株式会社岛津制作所
申请日： 2006-02-23 - 公布日： 2009-03-18 - 主分类号： A61B6/00 文献下载
摘要：当进行递归运算处理时，从由与放射线检测机构的各自位置分别对应的各检测像素所构成的像素组中，划分出进行递归运算处理的部位和不进行递归运算处理的部位，在进行递归运算处理的部位通过递归运算处理除去时间滞后量，所以，在不进行递归运算处理的部位至少不进行递归运算处理，以省略递归运算处理的量使用于递归运算处理的计算量减少，能够从放射线检测信号除去时间滞后量。
放射线摄像装置检测信号处理方法

[发明专利]全并行双向递归流水线LDPC编码器及方法-CN201810873042.4有效
发明人：周林;吴淼;贺玉成;江梓弘;李晓磊;张亚坤 -专利权人：华侨大学
申请日： 2018-08-02 - 公布日： 2023-05-30 - 主分类号： H03M13/11 文献下载
摘要：本发明提供了一种全并行双向递归流水线LDPC编码器，包括一控制器、一第一存储器组、一第二存储器组、一第三存储器组、并行运算器、一校验位信息运算器以及一双向递归运算器；第一存储器组的输出端与并行运算器的输入端连接；并行运算器的输出端与第二存储器组的输入端连接；第二存储器组的输出端分别与校验位信息运算器的输入端和双向递归运算器的输入端连接；校验位信息运算器的输出端分别与双向递归运算器的输入端和第三存储器组的输入端连接；双向递归运算器的输出端与第三存储器组的输入端连接；本发明还提供一种全并行双向递归流水线LDPC编码方法。
并行双向递归流水线 ldpc 编码器方法

[实用新型]全并行双向递归流水线LDPC编码器-CN201821240524.8有效
发明人：周林;吴淼;贺玉成;江梓弘;李晓磊;张亚坤 -专利权人：华侨大学
申请日： 2018-08-02 - 公布日： 2019-02-19 - 主分类号： H03M13/11 文献下载
摘要：本实用新型提供了一种全并行双向递归流水线LDPC编码器，包括一控制器、一第一存储器组、一第二存储器组、一第三存储器组、并行运算器、一校验位信息运算器以及一双向递归运算器；第一存储器组的输出端与并行运算器的输入端连接；并行运算器的输出端与第二存储器组的输入端连接；第二存储器组的输出端分别与校验位信息运算器的输入端和双向递归运算器的输入端连接；校验位信息运算器的输出端分别与双向递归运算器的输入端和第三存储器组的输入端连接；双向递归运算器的输出端与第三存储器组的输入端连接。
运算器递归输入端连接存储器组输出端并行第二存储器校验位信息本实用新型输入端流水线提升编码器工作频率控制器吞吐量

[发明专利]位串累加-CN202180015034.6在审
发明人： V·S·拉梅什;K·B·帕克 -专利权人：美光科技公司
申请日： 2021-02-04 - 公布日： 2022-11-25 - 主分类号： G06F15/82 文献下载
摘要：一种用于位串累加的方法可包含使用第一位串和第二位串执行递归运算的迭代，且修改所述递归运算的所述迭代的结果的位量，其中经修改位量小于阈值位量。所述方法可进一步包含将包括指示所述递归运算的所述迭代的所述结果的经修改位的第一值写入到第一寄存器，且将指示与所述递归运算的所述迭代的所述结果对应的因数的第二值写入到第二寄存器。
累加

[发明专利]在硬件中运行双向递归神经网络-CN202210750389.6在审
发明人： B·乔杜里;C·迪基奇;J·罗杰斯;P·席尔瓦 -专利权人：想象技术有限公司
申请日： 2022-06-29 - 公布日： 2022-12-30 - 主分类号： G06N3/063 文献下载
摘要：在硬件中运行双向递归神经网络。一种在硬件中实施用于对输入序列进行运算的双向递归神经网络(BRNN)的方法，BRNN的每一步长都用于对(a)序列的输入、(b)关于序列的后续输入生成的对应后向状态，以及(c)关于序列的先前输入生成的对应前向状态进行运算，方法包括：接收BRNN的表示；将BRNN的表示变换成等价于输入序列上的BRNN的微分神经网络，微分神经网络包括：前向递归神经网络(RNN)，前向递归神经网络用于对序列的输入的前向状态进行运算；和后向递归神经网络(RNN)，后向递归神经网络用于对序列的输入的后向状态进行运算；以及在硬件中实施微分神经网络以便对输入序列执行BRNN。
硬件运行双向递归神经网络

[发明专利]智能化变电站继电保护测试系统-CN201210065965.X无效
发明人：孙临秋;周智富;赵海 -专利权人：扬州华海电力通讯设备有限公司
申请日： 2012-03-14 - 公布日： 2013-09-18 - 主分类号： G01R31/00 文献下载
摘要：包括能产生多路独立的高精度数字信号发生器，其信号发生器采用递归直接运算方法，其运算公式为sin(nθ)=2cos(θ){sin(n-1)θ}-sin{(n-2)θ}实现递归运算，其中sin（θ）＝sin本发明算法上产生正弦信号不是采用传统的查表插值法，而是采用递归直接运算的方法；因插值法需要运算字长在64位以上，运算字长加长后大大提高了运算量，从而只能放弃12路实时输出；故本发明采用了三角函数公式：sin(nθ)=2cos(θ){sin(n-1)θ}-sin{(n-2)θ}实现递归运算，其中sin（θ）＝sin（2πf/fs）是初始值，通过泰勒级数计算得到，并可以按要求达到任意精度要求；这个递归公式实际上是2阶的FIR滤波器，DSP芯片在二个机器周期内就可以计算出一个样点，因此运算速度很快。
智能化变电站保护测试系统

[发明专利]假定张量处理-CN202110324382.3在审
发明人： V·S·拉梅什 -专利权人：美光科技公司
申请日： 2021-03-26 - 公布日： 2021-10-12 - 主分类号： G06F7/527 文献下载
摘要：一种与假定张量处理有关的方法可包含：通过彼此耦合的多个乘累加器MAC单元接收多个通用数字unum或假定位串，所述多个通用数字unum或假定位串组织成矩阵并且将在使用所述多个MAC单元执行的多个相应递归运算中用作操作数；以及使用所述MAC单元执行所述多个相应递归运算。所述相应递归运算的迭代使用至少一个位串执行，所述至少一个位串与用于所述相应递归运算的先前迭代的位串相同。所述方法可进一步包含在接收所述多个unum或假定位串之前，执行组织所述多个unum或假定位串的操作以在所述多个相应递归运算的执行期间实现阈值带宽比、阈值时延或这两者。
假定张量处理

[发明专利]一种联合检测中双重递归的均衡实现方法-CN200510057398.3有效
发明人：陈发堂;郑建宏;申敏 -专利权人：重庆重邮信科股份有限公司
申请日： 2005-11-25 - 公布日： 2006-05-24 - 主分类号： H04B1/707 文献下载
摘要：本发明公开了一种联合检测中双重递归的均衡实现方法，属移动通信系统技术。其包括改进的Cholesky分解，将系统相关矩阵R分解为单位下三角矩阵、对角矩阵和单位上三角矩阵的乘积，此方法不仅免去了传统Cholesky分解的开方运算，而且除法运算量也大大减少，易于硬件实现；然后根据改进的Cholesky分解得到矩阵的特点，采用了新颖的双重递归算法，即矩阵递归和单位三角系数矩阵方程组的递归求解法，避免了矩阵求逆的运算，不仅大大减少了软件实现的复杂度，而且由于递归运算容易实现存储空间的重用
一种联合检测双重递归均衡实现方法

[发明专利]一种对嵌套规则进行校验的方法及装置-CN202011285064.2在审
发明人：张明;曾锴;周佳玉 -专利权人：中国外运股份有限公司
申请日： 2020-11-17 - 公布日： 2021-02-23 - 主分类号： G06F11/36 文献下载
摘要：本发明实施例公开了一种对嵌套规则进行校验的方法及装置，包括：根据每层规则内的嵌套逻辑关系，得到每层规则对应的逻辑运算符串；对每层规则的逻辑运算符串进行递归校验，得到每层规则的逻辑运算结果；根据每层规则之间的嵌套逻辑关系，得到整个规则的逻辑运算符串；从所述整个规则最内层规则的逻辑运算结果开始，对相邻层规则对应的逻辑运算符进行递归校验，得到整个规则的逻辑运算结果。本发明实施例通过将复杂的嵌套规则转换为逻辑运算符串，再对逻辑运算符串进行递归校验，最终得到唯一的一个逻辑运算结果。
一种嵌套规则进行校验方法装置

[发明专利]卷积Turbo码双向并行译码方法-CN201110191727.9有效
发明人：王臣;周亮;詹明;曾黎黎 -专利权人：电子科技大学
申请日： 2011-07-08 - 公布日： 2012-02-01 - 主分类号： H03M13/29 文献下载
摘要：在分量译码过程中，本发明将前向递归与后向递归同时进行，前向、后向递归分为运算量相当的两个阶段，后验似然比信息在第二阶段的开始就能依次计算得到。即从开始递归运算开始至后验似然比信息运算结束时的延时，本发明相比现有的译码过程缩短了一倍。并且，现有的后验似然比运算是串行，本发明的后验似然比运算采用双向并行同时进行，所需的计算时间与递归计算的时间重合，则不需另外分配计算时间，此外，双向并行的结构可以使得用来存储状态度量的存储器减半。
卷积 turbo 双向并行译码方法

[发明专利]异质网络环境下的自适应切换装置与方法-CN200810173137.1有效
发明人：陆一宏;程永华 -专利权人：财团法人工业技术研究院
申请日： 2008-10-30 - 公布日： 2010-06-09 - 主分类号： H04W36/14 文献下载
摘要：当一无线装置启动后，收集信道环境的估测信息与结合无线装置的地理信息，决定出第一组与第二组递归参数和一信道理论信号模型。据此模型与第一组递归参数，进行信号强度衰减理论值递归运算，再依信道估测所得的实际信号强度衰减值、第二组递归参数，和前级递归运算的信号强度衰减预估值，进行信道追踪递归运算，以得到信号强度衰减追踪值。
网络环境自适应切换装置方法

[发明专利]多个寄存器中的位串累加-CN202110646111.X在审
发明人： V·S·拉梅什 -专利权人：美光科技公司
申请日： 2021-06-10 - 公布日： 2021-12-17 - 主分类号： G06F7/509 文献下载
摘要：举例来说，具有处理能力和在存储器内或附近的寄存器的逻辑电路可使用数个位串来执行递归运算的多次迭代。可将各种迭代的结果写入到所述寄存器，且可使用所述位串来执行所述递归运算的后续迭代。递归运算的所述迭代的结果可在所述寄存器内累加。累加结果可作为数据写入到在所述逻辑电路外部或与所述逻辑电路分离的另一寄存器或存储器。
寄存器中的累加

[发明专利]正定共轭对称矩阵的求逆算法及基于算法的系统、介质-CN202011552618.0在审
发明人：吴垒 -专利权人：上海微波技术研究所（中国电子科技集团公司第五十研究所）
申请日： 2020-12-24 - 公布日： 2021-04-16 - 主分类号： G06F17/16 文献下载
摘要：本发明提供了一种正定共轭对称矩阵的快速求逆定点算法，采用递归排序分解方式进行矩阵求逆。本算法每次递归仅有1次除法运算，优化定点位宽及定点精度；引入排序，优化除法运算的输入数据，从而降低定标位宽，降低整个递归过程中的差错传播。本发明还提供一种基于正定共轭对称矩阵的快速求逆定点算法的系统，包括：控制模块接收系统的配置信息，控制存储模块缓存起始和结束的地址；过程控制模块控制运算模块与存储模块顺序进行；缓存待求逆的矩阵数据和缓存结果矩阵数据以及并行运算的数据等待；运算模块进行矩阵内核的计算与迭代。本发明通过合理利用共轭对称矩阵的性质，能够降低存储单元与计算单元，最大限度的提高硬件资源利用率和运算效率。
正定共轭对称矩阵算法基于系统介质

[发明专利]场景逻辑递归处理工具所属技术领域-CN202111365568.X在审
发明人：薛鹏;于红建;朱鹏仁 -专利权人：北京同城必应科技有限公司
申请日： 2021-11-17 - 公布日： 2022-02-18 - 主分类号： G06F8/30 文献下载
摘要：本发明公开了场景逻辑递归处理工具所属技术领域，包括服务器配置方式；基于用户订单当前状态逻辑递归方案；由业务方配置递归深度和处罚内容；基于用户的操作频率，运算确定用户的是否处罚和处罚内容。计算的底层逻辑是根据用户的订单状态和用户的操作频率，从而进行处罚内容的运算，构成不同订单状态的的用户的实现不同的处罚和奖励内容。
场景逻辑递归处理工具所属技术领域

[发明专利]数字递归除法-CN201810026220.X有效
发明人：贾维尔·迪亚兹·布鲁格拉 -专利权人： ARM 有限公司
申请日： 2018-01-11 - 公布日： 2023-06-23 - 主分类号： G06F7/487 文献下载
摘要：本公开涉及数字递归除法。提供了一种数据处理装置，该数据处理装置执行数字递归除法运算以确定作为将被除数除以除数的结果的商。缩放电路将被除数和除数缩放一个因子以产生经缩放的被除数和经缩放的除数。数字递归电路对经缩放的被除数和经缩放的除数执行数字递归除法运算的一次或多次迭代，其中，每次迭代产生商的一个数字和余数值。余数值被提供为到数字递归电路的用于后续迭代的输入。
数字递归除法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条