专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果158898个,建议您升级VIP下载更多相关专利
  • [发明专利]应用程序的加载方法、装置、计算机设备及存储介质-CN201810635271.2有效
  • 陈小虎 - 深圳市腾讯网络信息技术有限公司
  • 2018-06-20 - 2021-03-26 - G06F9/445
  • 本发明公开了一种应用程序的加载方法、装置、计算机设备及存储介质,属于计算机技术领域。方法包括:将应用程序映射到内存缓冲区,内存缓冲区的每个比特位的取值为第一数值;将应用程序的重定位表中的重定位地址,映射到内存缓冲区的对应比特位的取值更改为第二数值;在加载应用程序时,当应用程序的地址映射到内存缓冲区的对应比特位的取值为第一数值时,按照地址进行应用程序的加载;当应用程序的地址映射到内存缓冲区的对应比特位的取值为第二数值时,对地址进行重定位后,按照重定位后的地址进行应用程序的加载。本发明在加载应用程序时,可以快速地判断地址是否需要重定位,耗费的时间大大减少,效率提升明显。
  • 应用程序加载方法装置计算机设备存储介质
  • [发明专利]一种具备相位噪声抑制能力的调制解调方法-CN202111588953.0有效
  • 张昌明;余显斌 - 之江实验室
  • 2021-12-23 - 2022-11-25 - H04L27/34
  • 该方法包括:构造格雷ADPSK星座图;对于m比特信息,前将m1比特通过格雷映射加载为幅度,后m2比特通过格雷映射加载为差分相位,并结合上一个符号的相位将差分相位转换为当前符号的相位,得到发送符号;基于星座点的幅度集合,利用当前接收符号的幅度信息解调前m1比特,基于星座点的差分相位集合,结合当前接收符号和上一个接收符号解调后m2比特。本发明在幅度和相位能同时加载信息实现高频谱效率的前提下,由相邻符号间的相位差决定相位加载信息,由于差分相位对相位噪声的敏感程度远小于单个符号的绝对相位,因此提升了相位噪声抑制能力。
  • 一种具备相位噪声抑制能力调制解调方法
  • [发明专利]一种单电路双比特移相器-CN201911291224.1有效
  • 刘云;刘凌云;邰凡彬 - 南京航空航天大学
  • 2019-12-16 - 2021-07-20 - H01P1/18
  • 本发明公开了一种单电路双比特移相器,涉及移相器,属于基本电子电路的技术领域。该单电路双比特移相器的移相单元包含一个90°电桥耦合器和两个双比特四状态加载电抗网络。移相单元中的每一个双比特四状态加载电抗网络为T型结构或平面传输线耦合结构,其中,两段传输线通过开关接地,两个开关的通断可以实现四种阻抗状态。此单电路双比特移相器在中心频率实现四种相位状态。设计的单电路双比特器的移相单元电路中只有一个90°电桥耦合器,与传统双比特数字器比较,该移相器单元具有体积小、损耗低、易加工的优点。
  • 一种电路比特移相器
  • [发明专利]基于主传输线共享策略的单电路多比特移相器-CN202011589460.4有效
  • 刘凌云;刘云 - 南京航空航天大学
  • 2020-12-29 - 2021-12-07 - H01P1/18
  • 本发明公开了基于主传输线共享策略的单电路多比特移相器,属于基本电气元件的技术领域。该移相器由上层微带结构、中间层介质板、下层金属板组成。上层微带结构由一条50Ω主传输线和分支微带传输线加载网络组成,通过开关的通断实现分支微带传输线加载网络是否接入。每一个分支微带传输线加载网络由三段微带传输线和三个PIN二级管开关构成,PIN二极管开关被并联加载到分支微带传输线,可以实现较低的插入损耗。设计的基于主传输线共享策略的单电路多比特移相器的移相单元电路中只通过一条主传输线和2N‑1个分支微带传输线加载网络实现了N比特移相功能,与传统的多比特移相器比较
  • 基于传输线共享策略电路比特移相器
  • [发明专利]一种卷积计算中4bit特征图的存储和解析方法-CN202110923494.0在审
  • 田凤彬;于晓静 - 北京君正集成电路股份有限公司
  • 2021-08-12 - 2023-02-17 - G06V10/20
  • ;S2,特征图数据的解析:1)使用向右移位,得到高4位有符号数据;2)使用位与运算,得到低4位的无符号数据,再将无符号减8得到低4位的原始数据;S3,数据的整体存储:在芯片的指令使用中,一个寄存器一次加载16个8比特数据,在处理中,每连续32个数据一组,将这32个4比特数据转化存储成16个8比特存储的数据;S4,数据的整体解析:每16个8比特数据实际存储了32个4比特数据;根据实际顺序再进行解析出原始的顺序该方法可以将数据存储空间缩小一倍,在数据加载过程中,极大的减少了加载时间,等效速度加快一倍,而计算量没有增加。
  • 一种卷积计算bit特征存储解析方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top