“晶体管模块”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5154641个，建议您升级VIP下载更多相关专利

[发明专利]像素驱动电路及其驱动方法、显示装置-CN201910522270.1有效
发明人：李少茹;汪锐;杨妮 -专利权人：京东方科技集团股份有限公司;重庆京东方光电科技有限公司
申请日： 2019-06-17 - 公布日： 2021-01-15 - 主分类号： G09G3/3208 文献下载
摘要：本发明提供一种像素驱动电路，包括驱动晶体管、电容和发光器件；还包括：第一复位模块，用于在复位阶段将初始化电压端的信号传输至驱动晶体管的栅极；数据写入模块，用于在数据写入阶段将数据信号写入驱动晶体管的第一极；阈值补偿模块，包括补偿晶体管；发光控制模块，用于在数据写入阶段和复位阶段将第一电源端与驱动晶体管的第一极断开、将驱动晶体管的第二极与发光器件断开；及在发光阶段将第一电源端与驱动晶体管的第一极导通、将驱动晶体管的第二极与发光器件导通；补偿晶体管为氧化物晶体管，驱动晶体管为低温多晶硅晶体管。
像素驱动电路及其方法显示装置

[发明专利]基于复合介质栅双晶体管光敏探测器的行列减法读出电路-CN202111323667.1有效
发明人：闫锋;吴永杰;吴天泽;常峻淞;陈辉;李龙飞;王一鸣 -专利权人：南京大学
申请日： 2021-11-10 - 公布日： 2022-08-19 - 主分类号： H04N5/378 文献下载
摘要：本发明公开了一种基于复合介质栅双晶体管光敏探测器的行列减法读出电路。该电路包括由多个复合栅介质晶体管构成的晶体管阵列、字线选择模块、奇数位线选择模块、偶数位线选择模块和电流减法模块等，在晶体管阵列中：同行的所有晶体管栅极相连构成字线，与字线选择模块相连；奇数行同列的所有晶体管漏极相连构成奇数位线，与奇数位线选择模块相连；偶数行同列的所有晶体管漏极相连构成偶数位线，与偶数位线选择模块相连；同列的所有晶体管源极相连构成源线；奇数位线选择模块和偶数位线选择模块均与电流减法模块相连，电流减法模块依次与电流电压转换模块和数模转换模块相连
基于复合介质双晶光敏探测器行列减法读出电路

[发明专利]GOA电路、显示面板以及显示装置-CN202010485090.3有效
发明人：田超 -专利权人：武汉华星光电技术有限公司
申请日： 2020-06-01 - 公布日： 2021-09-24 - 主分类号： G09G3/36 文献下载
摘要：本申请实施例公开了一种GOA电路、显示面板以及显示装置，GOA电路包括m个级联的GOA单元，第n级GOA单元包括：第一节点信号控制模块；第一下拉模块；正反向扫描控制模块；第二下拉模块，第二下拉模块包括第三薄膜晶体管、第四薄膜晶体管以及第五薄膜晶体管，第三薄膜晶体管的输入端接入恒压高电位信号，第三薄膜晶体管的控制端接入第二控制信号，第三薄膜晶体管的输出端、第四薄膜晶体管的输入端、第五薄膜晶体管的输入端相互连接，第四薄膜晶体管的输出端与第二节点连接，第五薄膜晶体管的输出端接入恒压低电位信号。
goa 电路显示面板以及显示装置

[发明专利]像素驱动电路及显示面板-CN202210466137.0在审
发明人：周仁杰;袁海江 -专利权人：惠科股份有限公司
申请日： 2022-04-29 - 公布日： 2022-07-22 - 主分类号： G09G3/3266 文献下载
摘要：所述像素驱动电路包括开关晶体管、储能电容、驱动晶体管和控制模块。开关晶体管导通时数据电压对储能电容充电。开关晶体管关断时储能电容对驱动晶体管放电，从而使驱动晶体管向发光单元输出驱动电流，以驱动发光单元发光。控制模块与驱动晶体管串联。驱动晶体管向发光单元输出驱动电流的过程中，控制模块检测驱动电流的大小，并在驱动电流的大小超出预设电流范围时断开，从而使驱动晶体管不能向发光单元输出驱动电流。如此，可以将驱动晶体管输出至发光单元的驱动电流的大小限制在预设电流范围内，从而保护发光单元。
像素驱动电路显示面板

[发明专利]资料存储型闪存中优化读数据电路-CN201510406099.X有效
发明人：苏志强;丁冲;谢瑞杰;陈立刚 -专利权人：北京兆易创新科技股份有限公司
申请日： 2015-07-10 - 公布日： 2019-02-22 - 主分类号： G11C16/26 文献下载
摘要：本发明提出了一种资料存储型闪存中优化读数据电路，包括电压调节模块、锁存器模块、控制信号模块、第一晶体管和第二晶体管；电压调节模块输入端与数据缓存器输出端相连；电压调节模块控制端与电压调节电路输出端相连；锁存器模块输入端分别与第一晶体管、第二晶体管相连；控制信号模块输入端分别与锁存器模块输出端相连，控制信号模块输出端与数据通路相连；第一晶体管漏极与数据缓存器第一输出端相连，第二晶体管源极与数据缓存器第二输出端相连，第一晶体管与第二晶体管栅极相连并与外部控制电路第一输出端相连。本发明通过对外部数据缓存器与锁存器模块之间加入两个晶体管，消除了多个数据缓存器带来的寄生电容对锁存器正常工作的影响。
资料存储闪存优化读数电路

[实用新型]资料存储型闪存中优化读数据电路-CN201520500754.3有效
发明人：苏志强;丁冲;谢瑞杰;陈立刚 -专利权人：北京兆易创新科技股份有限公司
申请日： 2015-07-10 - 公布日： 2015-11-25 - 主分类号： G11C16/26 文献下载
摘要：本实用新型提出了一种资料存储型闪存中优化读数据电路，包括电压调节模块、锁存器模块、控制信号模块、第一晶体管和第二晶体管；电压调节模块输入端与数据缓存器输出端相连；电压调节模块控制端与电压调节电路输出端相连；锁存器模块输入端分别与第一晶体管、第二晶体管相连；控制信号模块输入端分别与锁存器模块输出端相连，控制信号模块输出端与数据通路相连；第一晶体管漏极与数据缓存器第一输出端相连，第二晶体管源极与数据缓存器第二输出端相连，第一晶体管与第二晶体管栅极相连并与外部控制电路第一输入端相连。本实用新型通过对外部数据缓存器与锁存器模块之间加入两个晶体管，消除了多个数据缓存器带来的寄生电容对锁存器正常工作的影响。
资料存储闪存优化读数电路

[发明专利]像素驱动电路及其驱动方法、显示面板-CN202010752675.7在审
发明人：王选芸;戴超 -专利权人：武汉华星光电半导体显示技术有限公司
申请日： 2020-07-30 - 公布日： 2020-10-09 - 主分类号： G09G3/30 文献下载
摘要：本申请公开一种像素驱动电路及其驱动方法，显示面板，像素驱动电路包括：发光器件，驱动晶体管，至少包括存储电容、第一晶体管、第二晶体管及补偿晶体管的补偿模块及至少包括数据写入晶体管的数据写入模块。存储电容串联在补偿晶体管源极或漏极中的一者与驱动晶体管的栅极之间，通过与驱动晶体管栅极连接的第一晶体管将第一复位信号传输至驱动晶体管栅极，通过第二晶体管将第二复位信号传输至驱动晶体管的源极或漏极；通过补偿晶体管、第二晶体管和存储电容补偿驱动晶体管的阈值电压；通过与存储电容的上极板连接的数据写入晶体管将数据信号传输至驱动晶体管的栅极；以实现对驱动晶体管阈值电压的补偿，改善显示效果。
像素驱动电路及其方法显示面板

[发明专利]一种电流镜电路-CN201710036312.1有效
发明人：王糖祥 -专利权人：京东方科技集团股份有限公司
申请日： 2017-01-17 - 公布日： 2019-07-26 - 主分类号： G05F3/26 文献下载
摘要：本发明公开了一种电流镜电路，包括串联的第一晶体管和第二晶体管，串联的第三晶体管和第四晶体管；还包括：参考电压源，第五晶体管，以及连接于参考电压源与第五晶体管之间的控制模块。第三晶体管和第四晶体管与第一晶体管和第二晶体管形成电流镜，以根据耦接至第一晶体管的漏极的电流源而在第三晶体管的漏极处产生镜像电流；控制模块用于控制第五晶体管工作在线性区，从而利用工作在线性区的第五晶体管充当电阻作用来分别偏置第一晶体管的栅极和第三晶体管的栅极以及第二晶体管的栅极和第四晶体管的栅极
晶体管电流镜参考电压源电流镜电路控制模块在线性区串联晶体管形成电阻作用额外功耗镜像电流电流源摆幅漏极偏置耦接输出

[发明专利]电磁铁控制电路及其检测方法-CN202110207002.8在审
发明人：杨跞;李庚益;程小猛;陈宏伟;许楠 -专利权人：中科新松有限公司
申请日： 2021-02-24 - 公布日： 2021-06-25 - 主分类号： G01R31/26 文献下载
摘要：本申请提供了一种电磁铁控制电路及其检测方法，电磁铁控制电路包括微处理器、第一晶体管、第二晶体管和电磁铁；微处理器通过第一驱动模块与第一晶体管连接，第一晶体管、电磁铁和第二晶体管依次串联，微处理器通过第二驱动模块与第二晶体管连接；第一检测模块的一端连接在第一晶体管与电磁铁之间，其另一端与微处理器连接；微处理器根据第一检测模块检测到的电压和预设的第一电压值判断第一晶体管的性能；第二检测模块的一端连接在电磁铁与第二晶体管之间，其另一端与微处理器连接；微处理器根据第二检测模块检测到的电压和预设的第二电压值判断第二晶体管的性能。本申请中当第一晶体管和第二晶体管任一个出现短路时，均不会烧毁电磁铁。
电磁铁控制电路及其检测方法

[实用新型]电磁阀驱动装置、电控设备及发动机-CN202023341151.3有效
发明人：张可;周金龙;周明 -专利权人：清华大学
申请日： 2020-12-31 - 公布日： 2021-09-14 - 主分类号： H03K17/60 文献下载
摘要：本实用新型涉及电磁阀驱动装置、电控设备及发动机，所述电路包括第一驱动模块、第二驱动模块、第一晶体管、第二晶体管、第三晶体管、电磁阀及第零二极管，第一驱动模块用于输出第一控制信号，第二驱动模块用于输出第二控制信号、第三控制信号，所述第一晶体管、第二晶体管的源极电连接于电磁阀的第一端；所述第三晶体管的漏极电连接于所述电磁阀的第二端，所述第三晶体管的源极接地，通过以上电路，本实用新型实施例可以利用第一驱动模块输出第一控制信号，利用第二驱动模块输出第二控制信号、第三控制信号，分别对第一晶体管、第二晶体管、三晶体管的导通情况进行控制，从而对喷射电磁阀进行精确控制、提高了喷射电磁阀的工作效率。
电磁阀驱动装置设备发动机

[发明专利]电压比较器-CN201010601379.3无效
发明人：程亮 -专利权人：无锡华润上华半导体有限公司;无锡华润上华科技有限公司
申请日： 2010-12-22 - 公布日： 2012-07-11 - 主分类号： H03K5/24 文献下载
摘要：本发明提供一种电压比较器，包括：电流源、差分增益模块和转换模块，其中，所述电流源的电流数量级为纳安级；所述差分增益模块包括：第一晶体管和第二晶体管，分别与所述电流源相连；第三晶体管和第四晶体管，形成电流镜结构，第三晶体管与第一晶体管相连，第四晶体管通过用于形成非对称差分增益的第九晶体管与所述第二晶体管相连。本发明提供的电压比较器中，由于工作在亚阈值区域的晶体管相对于工作在饱和区的晶体管，具有更大的跨导与电流的比率Gm/Ib，从而功耗更低，而且为降低功耗本实施例中电压比较器的偏置电流较低，此时电压比较器延时也较小
电压比较

[发明专利]射频开关的辅助控制电路以及射频开关的逻辑转换电路-CN202310192502.8有效
发明人：陈忠学;赵奂 -专利权人：康希通信科技（上海）有限公司
申请日： 2023-03-02 - 公布日： 2023-05-12 - 主分类号： H03K17/041 文献下载
摘要：本申请实施例提供的射频开关的辅助控制电路以及射频开关的逻辑转换电路，包括上拉模块、下拉模块、复位模块、第一电容、第二电容以及射频晶体管。其中，上拉模块可以快速上拉射频晶体管的栅极的电位，从而可以使射频晶体管快速打开。另外，下拉模块可以快速下拉射频晶体管的栅极的电位，从而可以使射频晶体管快速关闭。因此，采用本申请实施例的射频开关的辅助控制电路可以快速使射频晶体管快速打开以及关闭，而射频晶体管作为控制逻辑信号传输的射频开关，射频晶体管的打开关闭速度得到了提升，即相当于射频开关的逻辑信号转换速度得到了提升
射频开关辅助控制电路以及逻辑转换电路

[发明专利]基极电流产生电路-CN202211642591.3在审
发明人：钱祎涵 -专利权人：小华半导体有限公司
申请日： 2022-12-20 - 公布日： 2023-04-11 - 主分类号： G05F1/56 文献下载
摘要：本发明提供一种基极电流产生电路，电路包括：电流供应模块、自偏置环路模块、第一晶体管、第二晶体管及负载模块，电流供应模块与电压源连接，用于产生电流信号；自偏置环路模块与电压源连接，包括第一输出端及第二输出端，第一输出端与第一晶体管的基极连接，第二输出端与第二晶体管的基极连接；第一晶体管的集电极与电流供应模块连接，其发射极接地；第二晶体管的集电极与负载模块连接，其发射极接地；负载模块与电压源连接，用于保证第二晶体管与第一晶体管处于相同的工作状态
基极电流产生电路

[发明专利]移位寄存器单元、移位寄存器、阵列基板及显示装置-CN201110301288.2有效
发明人：黄应龙;吕敬;孙阳;张玉亭;彭宽军 -专利权人：京东方科技集团股份有限公司
申请日： 2011-09-28 - 公布日： 2012-08-22 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了一种移位寄存器单元、移位寄存器、阵列基板及显示装置，包括：电平控制模块，与栅极信号生成模块相连接，电平控制模块包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、以及第五薄膜晶体管；其中，第一薄膜晶体管的漏极分别与第二薄膜晶体管的源极及第四薄膜晶体管的栅极相连接，第二薄膜晶体管的栅极与第三薄膜晶体管的栅极相连接，第三薄膜晶体管的漏极分别与第四薄膜晶体管的源极及第五薄膜晶体管的栅极相连接，第五薄膜晶体管的源极分别与第二薄膜晶体管的漏极及第三薄膜晶体管的源极相连接。
移位寄存器单元阵列显示装置

[发明专利]驱动电路及显示面板-CN202210135463.3在审
发明人：李睿雄;陈金佳 -专利权人： TCL华星光电技术有限公司
申请日： 2022-02-14 - 公布日： 2022-04-08 - 主分类号： G09G3/32 文献下载
摘要：本申请公开了一种驱动电路及显示面板，该驱动电路包括发光器件、发光控制模块以及灰阶控制模块，发光器件串接于发光回路；发光控制模块接入扫描信号以及数据信号，并串接于发光回路，发光控制模块用于在扫描信号的控制下输送数据信号至发光器件；灰阶控制模块串接于发光回路，灰阶控制模块用于控制发光回路导通或者截止；灰阶控制模块包括第一晶体管和第二晶体管，第一晶体管的源极与漏极以及第二晶体管的源极与漏极均串接于发光回路；其中，第一晶体管和第二晶体管导通的时间部分重叠以实现发光器件的发光时长小于第一晶体管或第二晶体管的最小导通时间
驱动电路显示面板