“时间交织ADC”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2301084个，建议您升级VIP下载更多相关专利

[发明专利]时间交织模数转换器系统-CN201980042352.4在审
发明人： A·莫利纳;K·阿扎德特;M·坎波内斯基;J·L·塞瓦洛斯;B·林霍尔姆 -专利权人：英特尔公司
申请日： 2019-03-29 - 公布日： 2021-02-02 - 主分类号： H03M1/12 文献下载
摘要：提供了一种时间交织模数转换器ADC系统。所述时间交织ADC系统包括时间交织的第一ADC电路和第二ADC电路以及开关电路。所述开关电路被配置为选择性地将用于数字化的模拟输入信号提供到所述第一ADC电路、所述第二ADC电路或接地中的至少一者，以及选择性地将模拟校准信号提供到所述第一ADC电路、所述第二ADC电路或接地中的至少一者另外，所述时间交织ADC系统包括输出电路，所述输出电路被配置为基于由所述第一ADC电路输出的第一数字信号和由所述第二ADC电路输出的第二数字信号中的至少一者来选择性地生成数字输出信号。
时间交织转换器系统

[发明专利]校准方法、校准装置、时间交织ADC、电子设备及可读介质-CN202010575519.8在审
发明人：罗新 -专利权人：深圳市中兴微电子技术有限公司
申请日： 2020-06-22 - 公布日： 2022-01-07 - 主分类号： H03M1/10 文献下载
摘要：本公开提供一种时间交织ADC通道间采样时间偏差的校准方法、装置、时间交织ADC、电子设备及计算机可读介质，属于通信设备领域。其中时间交织ADC包括多个ADC通道，该方法包括：针对每相邻两个通道，根据该相邻两个通道所输出的数字信号，计算该相邻两个通道的数字信号之间的相关值；根据每相邻两个通道对应的相关值,计算出各通道相对于参考通道的采样时间偏差所对应的时偏调整量，参考通道为多个通道中任一指定的通道；根据各通道对应的时偏调整量，对各通道相对于参考通道的采样时间偏差进行校准。本公开的技术方案，其能够实现对时间交织ADC通道间采样时间偏差进行校准，以有效提高时间交织ADC的性能。
校准方法装置时间交织 adc 电子设备可读介质

[发明专利]时间交织型ADC系统的数字校验电路及实时校验方法-CN201710064217.2在审
发明人：彭习武;张涛;朱席鼎;张云福 -专利权人：武汉科技大学
申请日： 2017-02-04 - 公布日： 2017-06-30 - 主分类号： H03M1/06 文献下载
摘要：本发明公开了一种时间交织型ADC系统的数字校验电路及实时校验方法，所述数字校验电路包括多个子通道时间交织ADC系统，ADC1，……，ADCL，其中，所述L为正整数；在第一时刻t1，输入信号x(t)、输出y(n)分别与所述ADC1连接；在一预设时刻tk，输入信号x(t)、输出y(n)分别与所述ADCk连接，其中，tk为第k时刻，ADC1保持t1时刻的输入，ADC2保持t2时刻的输入，……，ADCk‑1保持tk‑1时刻的输入；在所述多个子通道时间交织ADC系统前还连接有第一转换开关，在所述多个子通道时间交织ADC系统后还连接有第二转换开关。
时间交织 adc 系统数字校验电路实时方法

[发明专利]接收器以及接收器的方法-CN202211396285.6有效
发明人：徐丹丰 -专利权人：伊图科技有限公司
申请日： 2021-10-29 - 公布日： 2023-08-04 - 主分类号： H03M1/12 文献下载
摘要：该接收器包括：包括多个时钟信号发生器的时钟发生器，所述多个时钟信号发生器生成具有多个采样相位的多个采样时钟信号，所述多个采样时钟信号中的每一个具有所述多个采样相位中的对应一个采样相位；以及多个时间交织的模数转换器(ADC)，每个模数转换器在所述多个采样相位中的对应一个采样相位处对模拟输入信号进行采样以将所述模拟信号转换为数字样本，所述多个时间交织的ADC中的每一个包括多个子ADC，其中，所述多个时间交织的ADC中的至少一个ADC的所述多个子ADC中的每一个包括多个时间交织的逐次逼近(SAR)ADC片，所述多个时间交织的逐次逼近(SAR)ADC片以所述接收器的数据速率对所述模拟输入信号进行采样。
接收器以及方法

[发明专利]时间交织ADC的采样误差的校准方法、装置及时间交织ADC-CN202310234175.8有效
发明人：刘海涛;张明 -专利权人：江苏润石科技有限公司;南京筠芯科技有限公司
申请日： 2023-03-13 - 公布日： 2023-06-02 - 主分类号： H03M1/10 文献下载
摘要：本申请提供了一种时间交织ADC的采样误差的校准方法、装置及时间交织ADC。方法包括：在时间交织ADC中设置多个通道；选取第i个通道加入基准通道集合作为第一基准通道，根据第i个通道在第一、二轮采样获取的采样数据，第j个通道在第一轮采样获取的采样数据计算第一时序误差参数，根据第一时序误差参数校准第
时间交织 adc 采样误差校准方法装置

[发明专利]一种用于时间交织ADC的直流耦合通道校准电路-CN201711385822.6有效
发明人：王元祥;张旭;杨奇 -专利权人：武汉邮电科学研究院
申请日： 2017-12-20 - 公布日： 2020-06-09 - 主分类号： H03M1/10 文献下载
摘要：本发明适用于电路领域，提供了一种用于时间交织ADC的直流耦合通道校准电路，所述直流耦合通道校准电路包括：差分驱动器、时间交织ADC、数字逻辑电路以及偏移控制DAC，输入信号通过所述差分驱动器的第一输入端输入差分驱动器，偏移控制DAC的输出端连接到差分驱动器的第二输入端上，共模电压连接到差分驱动器的第三输入端上，差分驱动器的差分输出端连接到时间交织ADC的差分模拟输入端，时间交织ADC的输出端连接到数字逻辑电路，数字逻辑电路产生的校准配置通过第一输出端连接到时间交织ADC的校准寄存器端口上，数字逻辑电路产生的偏移配置通过第二输出端口连接到偏移控制DAC上。
一种用于时间交织 adc 直流耦合通道校准电路

[发明专利]一种基于随机截断的时间交织ADC失配优化方法-CN201910911645.3有效
发明人：李靖;李成泽;姜亦刚;罗建;于奇;宁宁 -专利权人：电子科技大学;上海华力微电子有限公司
申请日： 2019-09-25 - 公布日： 2022-05-17 - 主分类号： H03M1/10 文献下载
摘要：一种基于随机截断的时间交织ADC失配优化方法，首先建立包含时间交织ADC子通道的空闲队列，初始时刻空闲队列包括M个子通道；随后时间交织ADC开始采样量化，每个采样量化周期内的失配优化过程为：在每个采样量化周期开始时从当前空闲队列中按顺序或随机选择一个子通道进行采样量化本发明可以在不添件额外通道和不需要提高子通道工作频率的情况下就实现通道的随机化调度，从而优化和均衡残留失配，有利于提高时间交织ADC的无杂散动态范围和提高时间交织ADC的速度。
一种基于随机截断时间交织 adc 失配优化方法

[发明专利]一种提升多路ADC交织采样系统同步复位稳定度的方法-CN201710783888.4在审
发明人：杨江涛;邵成华;吕增强;田万里;王励 -专利权人：中国电子科技集团公司第四十一研究所
申请日： 2017-09-04 - 公布日： 2017-12-01 - 主分类号： H03M1/12 文献下载
摘要：本发明提供一种提升多路ADC(模数转换器)交织采样系统同步复位稳定度的方法，首先关闭各路ADC的采样时钟信号，确保ADC数据采集停止，在采样时钟关闭到再次开启的时间窗口范围内，执行同步复位；第二步，各路复位信号通过采样时钟同步后送到ADC进行同步复位；最后，复位结束后，开启各路ADC的采样时钟，执行数据采集，实现多路ADC交织采样系统同各路ADC的采样同步。采用上述方案，可以实现多路ADC同步复位，重点解决多路ADC交织采样系统同步复位的稳定度难题，确保每路ADC每次工作后准确、可靠复位，复位后各路ADC的采样顺序始终保持一致。提高了多路ADC交织采样系统的稳定性。
一种提升 adc 交织采样系统同步复位稳定方法

[发明专利]一种时间交织结构模数转换器的误差补偿校正系统及方法-CN201810803457.4有效
发明人：蒲杰;胡刚毅;王健安;陈光炳;李梁;李婷;徐代果;黄兴发;陈玺;李铁虎;王友华 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2018-07-20 - 公布日： 2021-03-30 - 主分类号： H03M1/06 文献下载
摘要：本发明提供一种时间交织结构模数转换器的误差补偿校正系统及方法，其系统包括时间交织结构模数转换器、主时钟模块、分组时钟模块、误差校正模块、自适应处理模块和总体MUX电路；本发明中的时间交织结构模数转换器的误差补偿校正装置及方法，具有较低的校正硬件实现复杂度以及较高的稳定性，特别适用于密集通道时间交织ADC的通道间失配误差校正，提高了时间交织ADC的性能。
一种时间交织结构转换器误差补偿校正系统方法

[发明专利]针对不同信道插入损耗的ADC片重新配置的接收器及方法-CN202111273002.4有效
发明人：徐丹丰 -专利权人：伊图科技有限公司
申请日： 2021-10-29 - 公布日： 2022-12-02 - 主分类号： H03M1/12 文献下载
摘要：提供了针对不同信道插入损耗的ADC片重新配置的接收器及方法。公开了具有模数转换器(ADC)的接收器。ADC可以基于接收器的插入损耗模式重新配置。例如，可以根据选择多个插入损耗模式中的哪个插入损耗模式用于接收器的操作来启用包括在每个时间交织的ADC中的至少一个子ADC中的多个时间交织的逐次逼近(SAR)ADC片的不同部分。
针对不同信道插入损耗 adc 重新配置接收器方法

[发明专利]一种ADC采样数据识别方法及系统、集成电路及解码装置-CN201911366001.7有效
发明人：严波;方超敏;王悦;王铁军;李维森 -专利权人：普源精电科技股份有限公司
申请日： 2019-12-26 - 公布日： 2021-02-12 - 主分类号： H03M1/12 文献下载
摘要：本发明提供了一种ADC采样数据识别方法及系统、集成电路及解码装置，其中，ADC采样数据识别方法包括：ADC集成电路将n个时间交织ADC芯片的采样数据转换成串行数据，产生前导码序列，拼合串行数据及前导码序列，得到新串行数据，发送新串行数据至解码装置，产生与新串行数据相匹配的时钟信号，发送时钟信号至解码装置；解码装置接收ADC集成电路发送的新串行数据及时钟信号，根据与ADC集成电路的约定，得到拼合用前导码序列，根据新串行数据、时钟信号及拼合用前导码序列，识别时间交织ADC芯片采样数据的开始位置。本发明能够在不改变各时间交织ADC芯片工作模式的情况下，判断采样数据的开始位置和其同步状态。
一种 adc 采样数据识别方法系统集成电路解码装置

[发明专利]一种用于时域交织型模数转换器的时间偏斜误差检测方法-CN202310310517.X在审
发明人：胡伟波;石方敏;燕翔;崔海涛;马伟;秦可凡 -专利权人：江苏谷泰微电子有限公司
申请日： 2023-03-28 - 公布日： 2023-07-25 - 主分类号： H03M1/10 文献下载
摘要：本发明公开了一种用于时域交织型模数转换器的时间偏斜误差检测方法，通过时间偏斜误差检测电路实现对时域交织型模数转换器的时间偏斜误差进行检测：将工作时钟输入时域交织的子ADC中，通过子ADC的量化结果来得到时间偏斜误差信息，其中，所述时间偏斜误差检测电路主要由开关SW_M、SW_CAL以及多个子ADC组成，多个所述子ADC包括子模数转换器SUB0～SUBN，所述子模数转换器SUB0～SUBN并联设置。
一种用于时域交织型模数转换器时间偏斜误差检测方法

[发明专利]一种基于任务调度的时间交织ADC失配优化方法-CN201910821338.6在审
发明人：李靖;罗建;胡宇峰;宁宁;于奇 -专利权人：电子科技大学
申请日： 2019-09-02 - 公布日： 2019-11-29 - 主分类号： H03M1/10 文献下载
摘要：一种基于任务调度的时间交织ADC失配优化方法，通过减小当前量化周期对应通道的量化时间或增加当前量化周期的时间长度，使得在当前量化周期内对应通道提前完成量化进入空闲状态，标记所有完成量化的通道为空闲通道，本发明将各通道ADC剩余量化时间充分利用起来，在不额外增加辅助通道的情况下，可实现随机通道的目的，有利于提高时间交织ADC的无杂散动态范围，也有利于提高时间交织ADC的速度和各条件下的适应性。
量化时间交织ADC 空闲通道失配任务调度算法辅助通道空闲状态任务调度随机通道随机选择随机化采样减小杂散优化

[发明专利]自举采样开关电路、采样保持电路及时间交织型ADC-CN201711353832.1有效
发明人：张辉;富浩宇;高远;王海军;陈正;李琪林;李丹 -专利权人：上海贝岭股份有限公司
申请日： 2017-12-15 - 公布日： 2020-11-10 - 主分类号： H03M1/12 文献下载
摘要：本发明公开了一种自举采样开关电路、采样保持电路及时间交织型ADC，自举采样开关电路包括电荷泵、第一电容、第一NMOS管、第一PMOS管、第一时钟输入端、选通输入端、时钟输出端、占空比调整电路、同步电路、第二NMOS管和第三NMOS管；选通输入端用于接入时间交织型ADC的子ADC通道的采样选择信号，第一时钟输入端用于接入系统时钟，时钟输出端用于输出采样时钟信号，采样时钟信号用于控制子ADC的采样保持电路的采样开关本发明利用时间交织型ADC的系统时钟和数字平台生成的子ADC通道的采样选择信号做组合逻辑来产生采样时钟信号，大大降低了抖动，简化了额外的时钟电路从而提升了通道间的时序匹配。
采样开关电路保持电路时间交织 adc

[发明专利]用于模数转换的装置和方法-CN202011376737.5在审
发明人：卡姆兰·阿扎德特;拉蒙·桑切斯;阿尔伯特·莫利纳;马丁·克拉拉;丹尼尔·格鲁伯;马泰奥·坎波内斯基 -专利权人：英特尔公司
申请日： 2020-11-30 - 公布日： 2021-12-03 - 主分类号： H03M1/10 文献下载
摘要：该装置包括第一模数转换器(ADC)、第二ADC和校准单元。第一ADC被配置为以第一采样频率对输入模拟信号进行采样。第二ADC被配置为以第二采样频率对输入模拟信号进行采样。校准单元被配置为基于第二ADC的输出校正在第一ADC的输出中引发的失真。第一ADC可以是时间交织ADC。第二ADC可以是时间交织ADC的额外的子ADC。第二ADC可以被配置为以随机采样相位对输入模拟信号进行采样。可以将抖动噪声添加到第二ADC的输入模拟信号。校准单元可以是非线性均衡器。
用于转换装置方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条