“时钟数字”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果406947个，建议您升级VIP下载更多相关专利

[发明专利]时钟频率调制的方法和时钟频率调制装置-CN201410168292.X有效
发明人：胡敏杰 -专利权人：华为技术有限公司
申请日： 2014-04-24 - 公布日： 2017-04-12 - 主分类号： G06F1/08 文献下载
摘要：本发明实施例提供了时钟频率调制的方法和时钟频率调制装置。该方法包括根据系统的第一数字时钟，确定N个数字时钟，N个数字时钟包括第二数字时钟和除第二数字时钟之外的N‑1个数字时钟，且第一数字时钟分别与N‑1个数字时钟的频率比值之和，等于第一数字时钟与第二数字时钟的频率比值的N‑1倍，其中，N为大于2的整数；在一个调制周期内，用N个数字时钟将第一数字时钟拟合成周期性的第二数字时钟。本发明实施例使用时钟频率调制技术，使得集中在某一频率的能量扩散到一个较宽的频率范围，从而在频域降低数字干扰的能量，实现数模干扰抑制。
时钟频率调制方法装置

[发明专利]一种倒计时钟表笔袋-CN201110255959.6无效
发明人：周佳如 -专利权人：同济大学附属七一中学
申请日： 2011-08-31 - 公布日： 2013-03-13 - 主分类号： A45C15/08 文献下载
摘要：本发明公开了一种倒计时钟表笔袋，包括笔袋，所述笔袋上设有数字时钟，所述数字时钟上方设有指示灯，所述数字时钟下方设有控制开关，所述数字时钟与指示灯为电连接，所述数字时钟与控制开关为电连接。本发明采用数字时钟与控制开关的设置倒计时时间，启动数字时钟提醒使用者，具有实用性。
一种倒计时钟表

[发明专利]网络设备及其时钟信号重建方法-CN200610060946.2无效
发明人：李宗锡;黄振文 -专利权人：鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
申请日： 2006-06-02 - 公布日： 2007-12-05 - 主分类号： H04L7/00 文献下载
摘要：一种网络设备，通信连接数字时钟供应器，且分别连接第一网络与第二网络，该网络设备包括：信号输入端口、信号解析模块以及信号合成模块。信号输入端口用于接收该数字时钟供应器提供的数字时钟信号。信号解析模块用于将该数字时钟信号解析为多个不同频率的时钟信号。信号合成模块用于根据所述不同频率的时钟信号产生与该数字时钟供应器提供的数字时钟信号相同的数字时钟信号。本发明所提供的网络设备及其时钟信号重建方法，利用信号合成模块将网络设备所使用的时钟信号合成与数字时钟供应器所产生的数字时钟信号相同的信号，并提供给其它的网络设备使用，降低了网络运营的成本。
网络设备及其时钟信号重建方法

[发明专利]一种抑制数字时钟的高次谐波干扰的电路和方法-CN201510175282.3在审
发明人：孙仁杰 -专利权人：华为技术有限公司
申请日： 2015-04-14 - 公布日： 2015-08-19 - 主分类号： H03L7/08 文献下载
摘要：本发明公开了一种抑制数字时钟的高次谐波干扰的电路，包括：用于产生高频时钟信号的数字锁相环；与所述数字锁相环相连的数字时钟生成电路，用于根据模拟电路的目标工作频段和数字电路的工作时钟频点确定占空比配置模式，并根据所述占空比配置模式和所述数字电路的工作时钟频点，将所述高频时钟信号转换为所述数字电路的工作时钟。相应地，本发明还公开了一种抑制数字时钟的高次谐波干扰的方法。采用本发明，可以降低工作时钟的谐波落入敏感频段内的能量，进而抑制数字电路的工作时钟的高次谐波的干扰。
一种抑制数字时钟谐波干扰电路方法

[发明专利]具有无线电接收机的数字时钟控制器-CN200680000375.1有效
发明人： M·R·梅;E·罗维 -专利权人：西格马特尔公司
申请日： 2006-08-02 - 公布日： 2008-06-18 - 主分类号： H04L27/00 文献下载
摘要：一种数字时钟发生器，包括响应于控制信号产生在可变基础时钟频率的基础时钟信号的基础时钟发生器。数字时钟控制器产生在预定周期内具有基本恒定数量的数字时钟循环的数字时钟信号。
具有无线电接收机数字时钟控制器

[发明专利]一种数字式时钟测量方法及系统-CN202211274253.9在审
发明人：张宇;龙波;沈力;韩锋;杨霏;胡波;王勇;吴凯华;王菊凤;黄徐瑞晗;王明珺;付欣艳;李骋;张怡 -专利权人：贵州省计量测试院
申请日： 2022-10-18 - 公布日： 2023-01-24 - 主分类号： G04G5/00 文献下载
摘要：本发明涉及一种数字式时钟测量方法及系统，属于数字式时钟计量技术领域，包括拍摄部件和处理部件。拍摄部件用于同时对被测数字式时钟和标准数字式时钟进行拍摄，得到N秒的拍摄视频，处理部件用于对拍摄视频进行关键帧提取，得到被测数字式时钟跳秒时的目标图像，并从目标图像中提取被测数字式时钟的当前时刻信息和标准数字式时钟的当前时刻信息，计算得到被测数字式时钟的当前时刻误差，在被测数字式时钟整秒时刻进行当前时刻误差的计算，减小了因被测数字式时钟显示分辨力带来的测量不确定度，可准确、快速、便捷的对数字式时钟的当前时刻误差进行测量。
一种数字式时钟测量方法系统

[发明专利]一种数字异步时钟重建装置-CN200710062738.0无效
发明人：陈培 -专利权人：陈培
申请日： 2007-01-16 - 公布日： 2007-07-18 - 主分类号： H04L25/02 文献下载
摘要：本发明公开了一种数字异步时钟重建装置，由数字信号输入接口、数字信号输出接口、异步FIFO存储器，非易失性存储器、通用处理器、第一时钟分配器、第二时钟分配器、第一带通滤波器、第二带通滤波器、数字频率合成器和高速晶振器组成；本发明装置将输入数字信号的时钟与输出数字信号的时钟相互独立，针对输入数字信号的时钟抖动的不确定问题，使用异步缓冲机制将输出数据相对于输入数据作滞后处理，这样当输入数字信号时钟与输出数字信号时钟存在短期的频率或相位差别时，使用DDS重新生成输出时钟，利用时钟分配芯片进一步改善输出时钟的品质。利用通用处理器对DDS的输出频率进行微调，从而消除输入数字信号时钟与输出数字信号时钟的长期频率差别，避免异步缓冲器溢出或者全空。这样保证了输出数字信号时钟的抖动与输入时钟的抖动无关，只受多路DDS芯片和时钟分配芯片的输出抖动性能影响。
一种数字异步时钟重建装置

[发明专利]一种数字阵列雷达噪声非相干时钟源-CN202111376406.6在审
发明人：彭卫;王冰;朱文松;杨露露;戴跃飞 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2021-11-19 - 公布日： 2022-04-01 - 主分类号： G01S7/36 文献下载
摘要：本发明公开了一种数字阵列雷达噪声非相干时钟源，包括数字锁相环单元、时钟输出单元及高精度时钟源，所述数字锁相环单元将同步时钟与输出端反馈回来的时钟比较得到相位差以后转换为时钟补偿信号，将该时钟补偿信号与高精度时钟源输出的高精度时钟叠加输出给时钟输出单元，时钟输出单元接收数字锁相环单元输出的时钟信号并进行分频处理，输出多路时钟，高精度时钟源为数字锁相环单元提供采样时钟；本发明的优点在于：非相干噪声占时钟源组合噪声中的主导因素，大幅提高大型数字阵列雷达的合成信噪比得益
一种数字阵列雷达噪声相干时钟

[发明专利]能灵活配置时钟频率的数字低电平控制处理器-CN201610594207.5有效
发明人：赵玉彬;郑湘;张志刚;徐凯;赵申杰;刘建飞;赵振堂 -专利权人：中国科学院上海应用物理研究所
申请日： 2016-07-26 - 公布日： 2019-04-02 - 主分类号： G06F13/42 文献下载
摘要：本发明提供一种能灵活配置时钟频率的数字低电平控制处理器，包括：多路高速模拟数字转换通道、多路高速数字模拟转换通道、多路数字输出端口、数字信号处理芯片和时钟分配系统。时钟分配系统用于向数字信号处理芯片提供时钟信号，时钟分配系统包括：时钟分配芯片，用于根据输入参考信号和时钟分配芯片寄存器的配置参数向数字信号处理芯片发送时钟信号；和CPLD芯片，用于设置配置参数并存储配置参数本发明的一种能灵活配置时钟频率的数字低电平控制处理器集成寄存器参数自动回复功能和多路扇出功能的时钟分配单元、集成多路高速模拟数字转换通道、两路高速数字模拟转换通道和多路数字输出端口，具有尺寸小、稳定可靠
灵活配置时钟频率数字电平控制处理器

[发明专利]具有锁相回路的数字频率合成器-CN201010514674.5无效
发明人：吕龙腾;黄瑞荣 -专利权人：钰宝科技股份有限公司
申请日： 2010-10-21 - 公布日： 2012-05-16 - 主分类号： H03L7/18 文献下载
摘要：一种具有锁相回路的数字频率合成器，其具有一时钟追踪单元、一与该时钟追踪单元连接的第一锁相电路、一与该时钟追踪单元及该第一锁相电路连接的数字除频单元，及一设置于该数字除频单元后并与之连接的第二锁相电路。该数字除频单元控制一单位时钟组中的时钟数目，该时钟追踪单元追踪入射信号的时钟，以增减该数字除频器中的时钟数目，达到时钟加速或时钟减速的作用。而该第一锁相电路及该第二锁相电路配合该数字除频单元进行时钟频率的乘除，且该第二锁相电路更用以吸收经过该数字除频单元增减时钟后的时钟扰动。
具有回路数字频率合成器

[发明专利]数字锁相回路-CN202010572229.8在审
发明人：周永奇;王晓光 -专利权人：上海兆芯集成电路有限公司
申请日： 2020-06-22 - 公布日： 2020-09-08 - 主分类号： H03L7/099 文献下载
摘要：一种数字锁相回路包括：时间数字转换器、数字滤波器、数字控制振荡器以及分频器。时间数字转换器将反馈时钟信号与参考时钟信号的相位差转换为数字信号。数字滤波器对数字信号滤波而产生滤波信号。数字控制振荡器根据滤波信号以及分频信号产生输出时钟信号，其中输出时钟信号具有输出频率。分频器根据分频信号，将输出时钟信号分频而产生反馈时钟信号，其中反馈时钟信号的反馈频率为输出频率除以分频信号。
数字回路

[发明专利]一种通信系统设备内部延时补偿方法及装置-CN202210779036.9在审
发明人：许文龙;侯君红;陈金海 -专利权人：烽火通信科技股份有限公司
申请日： 2022-06-30 - 公布日： 2022-10-11 - 主分类号： H04J3/06 文献下载
摘要：本发明涉及一种通信系统设备内部延时补偿方法及装置，方法包括步骤：对时钟盘的输出时钟进行数字化并获取基于基准时钟源的第一数字时间戳并将所述第一数字时间戳发送线路盘；对线路盘输出时钟的反馈时钟进行数字化并获取基于基准时钟源的第二数字时间戳；基于所述第一数字时间戳和所述第二数字时间戳之间差值调整所述线路盘输出时钟以使所述线路盘输出时钟与所述时钟盘的输出时钟对齐。因此，基于本发明不需要在设备背板设计反馈环路，简化系统设计的同时降低对系统时钟走线的设计要求。
一种通信系统设备内部延时补偿方法装置

[发明专利]多相位时钟信号相位差检测电路与方法、数字相位调制系统-CN201911359915.0有效
发明人：史明甫;吴顺方;冯珅;许俊;蔡新午 -专利权人：澜至电子科技（成都）有限公司
申请日： 2019-12-25 - 公布日： 2023-07-18 - 主分类号： H03L7/085 文献下载
摘要：本申请提供多相位时钟信号相位差检测和计算电路与方法、数字相位调制系统。电路包括第一数字时间转换模块、第二数字时间转换模块、鉴相模块及状态机。第一数字时间转换模块获取第一相位时钟信号并输出辅助时钟信号，调节辅助时钟信号的相位；鉴相模块对辅助时钟信号和第二数字时间转换模块输出的目标时钟信号进行鉴相；状态机根据鉴相结果反馈控制第一数字时间转换模块对辅助时钟信号的相位调节、第二数字时间转换模块对目标时钟信号的相位调节；在相差等于零时，将第二数字时间转换模块的相位调节变化量作为第一相位时钟信号和第二相位时钟信号的相位差。本申请解决了时钟信号之间相位差的检测和计算，优化了数字相位调制系统的线性度。
多相时钟信号相位差检测电路方法数字相位调制系统

[发明专利]高占空比DDR2数字延迟链电路-CN201310010030.6有效
发明人：吕新浩;孙翼;高鹏;马涛 -专利权人：昆山慧凝微电子有限公司
申请日： 2013-01-11 - 公布日： 2013-04-17 - 主分类号： G11C11/4063 文献下载
摘要：本发明公开了一种高占空比DDR2数字延迟链电路，包括数字延迟单元、写操作时钟数字延迟链和读写操作DQS数字延迟链。数字延迟单元由时钟反相器和时钟选择器组成，写操作时钟数字延迟链和读写操作DQS数字延迟链由数字延迟单元串联构成。本发明采用全数字电路实现，不在依赖芯片生产工艺，能够实现高占空比DDR2写时钟和DQS信号，提高DDR2稳定性和工作频率。
高占空 ddr2 数字延迟电路

[发明专利]集成电路、包括集成电路的设备及集成电路芯片-CN201710702456.6有效
发明人： J·P·莱索 -专利权人：思睿逻辑国际半导体有限公司
申请日： 2012-11-20 - 公布日： 2021-01-01 - 主分类号： H03L7/099 文献下载
摘要：集成电路包括：生成一连续输出时钟信号的时钟发生器，包括接收第一输入时钟信号的第一时钟信号输入及接收第二输入时钟信号的第二时钟信号输入；接收数字音频数据及伴随的音频数据时钟的至少一个数字音频接口；基于接收的数字音频数据重构模拟音频数据的数字‑模拟转换器；音频数据时钟作为第一输入时钟信号被提供给时钟发生器，时钟发生器的输出时钟信号被用作数字‑模拟转换器的时钟；接收的数字音频数据和伴随的音频数据时钟由设备在突发模式下接收，数字‑模拟转换器被连续地供应以时钟发生器的输出时钟信号，时钟发生器的输出时钟信号基于第一输入时钟信号和第二输入时钟信号。
集成电路包括设备芯片

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条